调谐器的位差错率测定方法以及装置的制作方法

专利名称：调谐器的位差错率测定方法以及装置的制作方法
技术领域：
本发明涉及适合于数字广播标准Digital Video Broadcasting for Handhelds ( DVB - H )用调谐器和其他调谐器的位差错率(bit error rate )测定的测试信号的发生以及使用该测试信号的位差错率测定的 领域。
背景技术：
以往，通过以下方式进行数字广播用调谐器的位差错率(BER) 测定，即，将伪随机码(PRBS)转换成传输流(TS)形态来发生测 试信号，然后在将该测试信号施加到测定对象的数字广播用调谐器之 后，判定从该调谐器输出的测试信号的位差错(专利文献1)。在作 为调谐器输出的该测试信号中的位差错的检测中，提取出由调谐器接 收到的TS中包含的接收PRBS，并且与所提取出的接收PRBS同步 地发生基准PRBS，然后对这些接收PRBS与基准PRBS进行比较。最近，出现了依照作为数字广播的新的标准的DVB-H的调谐 器。在数字广播标准DVB-H中，利用时间切片(Time - Slicing )， 分割成被称为DELTA-T的突发周期进而形成多个突发期间，将该 多个突发期间中的1个分配到特定的节目。因此，某特定的节目的信 号在包含于各突发周期中的特定的l个突发期间中被传送，所以成为 突发状的传输流(TS)形态。专利文献1:日本特开平18-186521在使用用于DVB-H广播用调谐器的位差错率测定的上述以往 技术的情况下，当以突发形式使用连续发生的PRBS、即隔开某一间 隔使用该PRBS中的某时间长的部分来生成测试信号时，从DVB-H 广播用调谐器输出的所接收到的PRBS作为PRBS码而成为不连续的
码，所以无法在BER测定装置内发生成为比较的基准的上迷那样的 同步的基准PRBS。发明内容因此，本发明的目的在于提供一种适合于数字广播标准DVB-H用的调谐器的位差错率(BER)测定的发生测试信号的方法以及装 置。本发明的另 一 目的在于提供一种用于使用上述测试信号来测定 位差错率的方法以及装置。本发明的1个方式的测试信号发生器以突发的形式且仍保持码 的连续性地发生伪随机码。根据本发明的另一方式，上述测试信号发生器具备IP分组化 电路，接收由伪随机码发生器生成的伪随机码串而发生因特网协议 (IP)分组；TS帧化电路，接收来自该IP分组化电路的IP分组而 发生传输流(TS)帧；以及处理电路，对该TS帧，进行调制以及噪 声附加的一方或双方的处理。根据本发明的又一方式，可具备上述IP分组化电路、MPE节化 电路、以及TS分组化电路，各个电路具有相关的1个控制信号发生 电路，各个控制信号发生电路在未发生由相关的电路附加的头的期间 中发生表示工作的动作控制信号，而在其他期间中发生表示不工作的 动作控制信号，上述伪随机码发生器响应于这些信号而动作。根据本发明的又一方式，上述测试信号发生器可具备突发化电 路，该突发化电路具有1个控制信号发生电路，该控制信号发生电路 在未发生由该突发化电路附加的追加分组的期间中发生表示工作的 动作控制信号，而在其他期间中发生表示不工作的动作控制信号，上 述伪随机码发生器响应于该信号而动作。根据本发明的又一方式，位差错率测定装置可具备测试信号发 生器，发生包括TS帧的测试信号，且向测定对象的调谐器供给上述 测试信号；以及位差错率检测器，从接收测试信号检测位差错率，且
上述接收测试信号是由上述调谐器响应于来自上述测试信号发生器的上述测试信号而发生的，进而，位差错率检测器可具备IP分组提 取器，用于从上述接收测试信号提取出所接收到的IP分组；基准IP 分组发生器，用于发生基准IP分组；以及差错检测器，对上述接收 到的IP分组以及上述基准IP分组进行比较来进行差错检测。根据本 发明的另一方式，测试信号发生方法的特征在于，以突发的形式且仍 保持码的连续性地发生伪随机码而发生测试信号，响应于动作控制信 号而以突发形式断续地动作。而且，其特征在于，对于以某序列发生 的伪随机码，在1个上述突发的期间之中，在上述序列下发生伪随机 码的串；在上述l个突发期间发生的上述伪随机码串的最初的码是与 在紧接之前的上述突发期间之中发生的伪随机码串的最后的码连续 的码。根据本发明的又一方式，测试信号发生方法的特征在于，接收上 述伪随机码串而发生IP分组，接收该IP分组而发生TS帧。根据本发明的另一方式，在位差错率测定方法中，其特征在于， 在测试信号发生方法中，发生包括TS帧的测试信号，测试信号被供 给到测定对象的调谐器，测定方法包括进行从接收测试信号检测位差 错率的位差错率检测的步骤，该接收测试信号是由上述调谐器响应于 来自测试信号发生器的测试信号而发生的。例如如DVB-H广播用的调谐器那样，即使是以突发形式发送 某特定的信道的信号的广播用的调谐器，也可以进行这样的调谐器的 位差错率(BER)测定。关于本发明的其他目的以及效果，根据以下的实施方式的详细说 明将更加明确。


图l是示出本发明的1个实施方式的位差错率(BER)测定装置 的框图。图2是相关地示出(a) IP分组、(b) MPE节、(c) TS分组 (188Byte) 、 (d) MPEG - 2 TS帧、(e) DVB-H标准中使用的 突发形式TS (传输流)帧的结构的图。图3是示出将图1中的测试信号发生器2B更具体化的一个实施 方式的测试信号发生器的框图。图4是更详细地示出图3所示的IP分组化电路内的计数器226、 选择电路2200、 2202以及IP头源222的图。图5是关于由图3的测试信号发生器的主要的电路生成的各数 据，示出其数据结构与其他数据结构的关系的图。U)是伪随机码 列输出，(b)是IP分组输出，(c)是MPE节输出，(d)是TS 分組输出(MPEG2TS帧)，(e)是突发形式TS帧输出。图6A是示出由图3的测试信号发生器的主要的电路的一部分中 发生的信号等的时序图。在图中(a)是PRBS发生器的信号等的定 时，(a-l)是ENO信号，(a-2)是PRBS输出。(b )是IP分 组化电路的信号等的定时，(b-l)是EN l信号，(b-2)是计数 值，(b-3)是存储器输入，(b-4)是存储器输出，(b-5)是IP 分组输出。(c)是MPE节化电路的信号等的定时，(c-l)是EN2 信号，(c-2)是计数值，(c-3)是存储器输入，(c-4)是存储 器输出，(c - 5 )是MPE节输出。(d )是TS分组化电路的信号等 的定时，U-1)是EN3信号，U-2)是计数值，(d-3)是存 储器输入，(d-4)是TS存储器输出，(d-5)是TS分组输出。图6B是示出由图3所示的测试信号发生器的主要的电路的剩余 部分发生的信号等的时序图。在图中，(d)是TS分组化电路的信号 等的定时，(d-l)是EN3信号，(d-2)是计数值，(d-3)是 存储器输入，(d - 4 )是TS存储器输出，(d - 5 )是TS分纟且输出。 (e)是突发化电路的信号等的定时，(e-1)是EN4信号，(e-2) 是计数值，(e-3)是存储器输入，(e-4)是存储器输出，(e-5) 是TS帧输出。在图中N是从突发周期分组数减去1的值。图7是详细示出图1所示的位差错率(BER)检测器4B的框图。 具体实施方式
接下来参照附图对本发明的实施方式进行详细说明。图l是示出本发明的1个实施方式的位差错率(BER)测定装置 A的框图。该BER测定装置A如图所示为了进行作为被测定对象的 一个例子的DVB-H广播用调谐器1的BER测定，而具备测试信号 发生器2和BER检测器4。测试信号发生器2具备第1伪随机码发生 器20、 IP分组化电路22、 TS帧化电路24、和处理电路26。另外， BER检测器4具备IP检测器40、基准IP分组发生器42、和分组比 较器44。详细而言，第1伪随机码发生器20是发生PRBS的电路，具有 从第1分组化电路22以及TS帧化电路24接收动作控制信号的输入，续地动作，由此向输出发生码连续的伪随机码列(PRBS)。接下来 的第IIP分组化电路22具有接收该发生的PRBS的输入和接收来自 TS帧化电路24的动作控制信号的输入。该电路22响应于来自TS帧 化电路24的动作控制信号而动作，生成将PRBS包含在数据部分的 因特网协议(IP)分组，在l个输出中发生其结果。另外，第l分组 化电路22还具有发生对PRBS发生器20的动作进行控制的动作控制 信号的另 一输出。电路22生成的IP分组被结合到TS帧化电路24的 输入。TS帧化电路24向DVB-H标准中规定的那样的形态进行数据 转换。即，将所输入的IP分组转换成多协议封装(MPE)节形态， 进而将该MPE节转换成传输流(TS)分组形态，生成MPEG-2TS 形式的TS帧，最终进行突发化，向输出生成突发形式的TS帧。另 外，TS帧化电路24同样地还具有发生对第1PRBS发生器20的动作 进行控制的动作控制信号的输出。TS帧化电路24生成的TS帧被结 合到处理电路26的输入，然后该电路通过进行为了向DVB-H广播 用调谐器1施加而所需的处理、例如调制以及噪声附加的一方或双方 来发生测试信号。另外，在向调谐器施加时需要频率转换的情况下， 也进行该处理。如果这样生成的测试信号被施加到DVB-H广播用调
谐器1的输入，则DVB - H广播用调谐器1选择某信道，然后以MPEG - 2 TS帧形态或IP分组形态输出通过该选择的信道接收到的信号。在具有接收来自该DVB-H广播用调谐器1的接收输出的输入 的BER检测器4中，IP分组检测器40从输入接收该接收输出，然后 该IP分组检测器40从接收输出提取并输出IP分组即接收IP分组。 该提取出的接收IP分组输出被供给到基准IP分组发生器42的输入。 基准IP分组发生器42接收到接收IP分组输出而发生具有与在第1 伪随机码发生器20内发生的码相同的数据生成序列的第2PRBS，并 且使所发生的该新的PRBS与包含在接收IP分组中的PRBS同步， 然后根据该PRBS生成IP分组。所生成的IP分组构成接收IP分组 中的为了判定位差错而使用的基准的IP分组。分组比较器44接收这 些接收IP分组和基准IP分组，针对每位对所接收到的接收IP分组 与基准IP分组进行比较，然后在检测到不一致时向输出发生位差错 信号。此处，参照图2，对DVB-H标准进行说明。在DVB-H标准 中，为了以TS形态传送OSI参考模型的第3层(网络层)的数据报 而定义出MPE节(图2(b))。在MPE节头中，包括为了通过DVB -H广播用调谐器接收突发形式的TS帧而所需的"突发周期(Delta -t)，，。另外，在MPE节有效载荷中，包括IP分组(图2 (a))。 通过进行断片化或结合以使该MPE节与TS分组长(188Byte) —致 而组入TS分组有效载荷，生成TS分组(图2(c) )。 TS分组包括 TS分组头和TS分组有效载荷，在TS分组头中包括分组识别符 (PID ) 。 MPEG - 2 TS帧(图2 ( d ))由1个以上的TS分组输出 构成。在DVB - H标准中，对该MPEG - 2 TS帧进行突发化而作为基 于时间切片的突发形式TS帧(图2 (e))进行数据传送。该突发形 式TS帧具有突发周期，l个突发周期包括至少l个突发期间(Burst Duration)，并且有时包括至少1个追加突发期间。在各突发期间， 包括具有与在该期间中传送的信道对应的序号的PID的TS分组，并
且在各追加突发期间，同样地包括具有与在该期间中传送的信道对应的序号的PID的追加TS分组输出。在DVB-H广播用调谐器中，在这些TS帧中，仅选择并输出某 1个信道、即包括与该1个信道对应的分组识别符(PID)的突发。 调谐器可以以MPEG-2 TS形式或IP分组形式发生该选择输出。 DVB-H标准的其他部分与本发明无直接关系，所以省略说明，其详 细内容在MPEG-2标准以及DVB-H标准中进行了定义。另外，关 于与本发明中使用的数据形态以及TS帧生成相关的一个实施方式， 将在后面参照图5的概念图来进行叙述。接下来，参照图3、图5、图6A以及图6B，对将图l的实施方 式更具体化的1个实施方式的测试信号发生器2B进行说明。另外， 在图3中，对与图1的要素对应的要素，向相同序号附加标号"B"。 此处，图5是示出伪随机码、IP分组、MPEG节、TS分组、突发形 式的TS帧之间的数据结构关系的图，另外图6A以及图6B是示出图 3的电路内的信号等的时序图。如图3所示，测试信号发生器2B与图l所示的测试信号发生器 2对应地，具备第1伪随机码(PRBS)发生器20B、 IP分组化电路 22B、 TS帧化电路24B、处理电路26B，进而具备中央处理单元(CPU ) 3、存储器5、存储器7、以及用户设定部9。另外，存储器5以及存 储器7也可以是表形态，进而存储器5也可以并非在存储器或表中保 持数椐，而是直接运算的形态。第1伪随机码发生器20B具备时钟发 生器200、第1PRBS发生电路202、 AND电路204。另外，IP分组化 电路22B具备2个选择电路2200以及2202、 2个AND电路2280以 及2282、 IP头源(header source ) 222、存储器224、以及计数器226。 TS帧化电路24B具备MPE节化电路240、 TS分组化电路242、突发 化电路244。另外，MPE节化电路240、 TS分组化电路242以及突发 化电路244的结构与IP分组化电路22B大致相同。处理电路26B具 备调制器260、噪声附加器262、频率转换器264。详细而言，在用户设定部9中，由用户设定突发期间(Burst Duration)、突发周期(Delta-t)、以及调制方式，然后向所对应 的输出发生表示该设定的数据。在存储器5中，根据表示从用户设定 部9供给的调制方式的数据，输出表示在该调制方式中使用的位率 (Bitrate)的数据，然后该数据供给到其输入与存储器S的输出连接 的中央处理单元(CPU) 3。在中央处理单元(CPU) 3中，使用从用 户设定部9供给的分别表示突发期间、突发周期的数据、以及表示从 存储器5接收的位率的数据，运算并输出为了生成突发形式的TS帧 而所需的信息、即突发期间TS分组数(即表示每1突发期间的TS 分组数)、突发周期TS分组数(即表示每1突发周期的TS分组数)、 突发期间(参照图5(d))、以及突发周期(参照图5(e))。在存储器7中，与存储器5同样地从用户设定部9接收表示调制 方式的数据，然后输出用于发生在该调制方式中使用的时钟的分频 比。该分频比被供给到时钟发生器200。在第1伪随机码发生器20B中，时钟发生器200具有接收来自 存储器7的分频比的输入，具备以该分频比对在外部发生或者在内部 发生的基础时钟(base block)进行分频的分频器(未图示)，而且 发生与所指定的调制方式对应的速率的时钟，供给到第1PRBS发生 电路202。在AND电路204中，具有接收来自IP分组化电路22B、 MPE节化电路240、 TS分組化电路242、以及突发化电路224的动作 控制信号即使能信号EN 1 (图6A ( b ) ) 、 EN 2 (图6A ( c ))、 EN 3 (图6A ( d ) ) 、 EN 4 (图6B ( e ))的4个输入。各个使能信 号在"低(LOW)，，时表示不工作，在"高(HIGH)"时表示工作。该 AND电路具有发生使能信号EN 0 (图6A (a))的输出，该使能信 号EN 0仅在4个使能信号输入全部为高时成为高，并且在至少有1 个为低时成为低。第1PRBS发生电路202具有接收该使能信号EN 0 的使能(EN)输入、和接收来自时钟发生器200的时钟的时钟输入， 而且在EN 0为高的期间之中被使能而生成伪随机码(PRBS )输出(图 6A(a))。另外，PRBS发生电路202发生的伪随机码输出分别为1 字节的长度的并行输出，而且将在使能EN 0的1个高期间之中发生
的伪随机码整体称为伪随机码串。另一方面，如果使能信号ENO成 为低(例如图6A (a)的期间TO的结束时)，则PRBS发生电路202 被禁止，而停止发生伪随机码，然后在低期间中，仍保持停止时的伪 随机码(例如图6A (a)的"P8")。因此，在使能信号EN 0从低成 为高时，PRBS电路202针对在上次的高的期间中发生的伪随机码串 内的最后的伪随机码(例如图6A (a)的"P8"),从该码序列中的紧 接之后的码(例如图6A (a)的"P9")再次开始发生。即，第1PRBS 发生电路202断续地发生的伪随机码串如果接合则成为1个连续生成 的伪随机码(在图6 ( A)中Pl ~8、 P9、 P10 P18…)。接下来，如果对IP分组化电路22B进行详细说明，则包含在该 电路22B中的AND电路2280具有分别接收来自MPE节化电路240、 TS分组化电路242、以及突发化电路244的使能信号EN 2、 EN 3、 EN4的3个输入，而且进行它们的AND运算并将其结果作为计数器 使能信号EN-C1而向输出发生。因此计数器使能信号EN-C1仅在 使能信号EN2、 EN3、 EN4全部为高时成为高而表示计数器226应 进行计数动作。另一方面，计数器226从使能输入EN接收该计数器 使能信号EN-C1，并具备接收时钟的输入(未图示)，而且仅在被 使能的期间对时钟进行计数而向输出发生该计数器输出COl。另夕卜， 该计数器接收的时钟是PRBS发生器20B的时钟发生器200输出的时 钟，并且对计数器226预先设置有与1个IP分组的长度对应的计数。 另外，IP分組长是可以由用户任意设定的值。因此，计数器226针对 IP分组的每1字节逐次递增计数1，然后在达到IP分组长时返回零。 利用该计数器输出CO 1的值，可以确定对应于包含在IP分组中的多 个字节中的哪i字节部分。该计数器226的输出被供给到选择电路 2202以及2200的各控制输入。另外，计数器使能信号EN - Cl在低 时，在该期间中停止计数器的计数动作，因此在低的期间中保持成为 低的时刻的计数器输出CO 1的值。接下来，选择电路2200是如下的电路具有分别接收"高"和"低" 的2个输入，并且从控制输入接收计数器输出CO 1，而且依赖于计
数器226输出而选择高或低来发生使能信号EN1。即，在计数器输出 CO 1的值表示IP分组的数据部分的期间(即计数器输出CO 1为某 值以上)，选择高而使信号EN l成为高，由此表示是PRBS发生器 20B可以动作的期间。另一方面，在计数器输出COl的值表示IP头 部分的期间(即计数器输出CO 1小于上述值)，选择低而使信号EN l成为低，由此表示是应输出IP分组的头的期间。例如如图4所示，在IP分组长为1024字节且头长为20字节时， 可以通过计数器输出COl的值小于20还是其以上，来识别是头部分 还是数据部分。在该情况下，作为选择器2200的更具体的实现例， 与图4的选择器2202同样地，可以构成为设置1024个输入，而且将 输入0 ~输入19全部连接到低，将输入20 ~输入1023分别连接到高， 而且根据计数器输出CN l选择并输出所对应的序号的输入。进而选 择电路2202的输出IPOUT被供给到接下来的TS帧化电路24B。接下来，回到图3， AND电路2282具有与AND电路2280的输出和选择电路2200的输出分别连接的输入，分别被供给信号EN - CI以及信号EN 1。在该电路2282中，进行信号EN - CI以及信号EN 1的AND运算，生成并输出用于进行存储器224的动作控制的存储器使能信号EN-Ml。该存储器使能信号EN-Ml仅在作为可以发生IP分组的期间、而且并非IP分组中的头而可以发生数据部分的期间中成为高。从使能输入EN接收该存储器使能信号EN - Ml的存储器224还具有接收PRBS发生电路202的输出的输入(IN),并且还具有发生来自存储器的数据的输出(OUT)。该存储器224响应于基础时钟以及信号EN-M1，以1字节单位进行数据的存储器输入输出。即，仅在信号EN-Ml为高时逐次1字节接收并存储由PRBS发生电路202发生的伪随机码，同时输出以前已经存储的1字节。在信号EN-Ml为低时，被禁止而停止存储器动作。另一方面，IP头源222 是具备多个位的可以针对各位中的每一位选择输出高或低中的某一个的电路的公知的电路结构，其源针对每字节同时输出与IP头对应 的数据。另外，IP头的数据可以通过将上述每位的电路的输出切换成
高或低来任意地设定。如图4所示，在上述的IP分组长为1024字节且头长为20字节 的情况下，IP头在字节0 19中，包括版本和头长(字节0) 、 TOS (字节1)、数据报长(字节2~3) 、 ID (字节4~5)等信息。接下来，选择电路2202被连接成，1个输入与IP头源222的输 出连接，其他输入与存储器224的输出(OUT)连接，并且由控制输 入来接收计数器输出CO 1。关于该选择电路2202,如果作为l个实 施例对图4所示的1024字节的IP分组长的例子进行说明，则具有1024 个字节输入，而且字节0输入 19输入与IP头源222连接，且字节 20输入~字节1023输入分别与存储器输出连接。因此，在该例子中，选择电路2202选择由计数器输出CO l的 值表示的字节序号的选择器输入而向输出发生，所以在计数值为0~ 19中依次输出IP头的数据，而在计数器输出CO 1为20 ~ 1023中依 次输出作为IP分组的数据部分的PRBS数据，由此作为整体发生1 个IP分组(参照图5(b)以及图6A (b))。该选择电路2202的输 出被供给到接下来的TS帧化电路24B。接下来，如果对图3所示的MPE节化电路240进行说明，则该 电路对由IP分组化电路22B生成的IP分组附加MPE节头而生成 MPE节(参照图5(c)以及图6A (c))。该电路240的详细的实 施例的电路具备AND电路24080、 24082、计数器2407、选择电路2400、 2402、存储器2406以及MPE节头源2404。该电路结构与IP分组化 电路22B大致相同，所以仅对不同的部分进行说明时，对与IP分组 化电路22B中的AND电路2280对应的AND电路24080的输入是来 自TS分组化电路242的使能信号EN 3以及来自突发化电路的使能信 号EN 4这2个，对其进行AND运算而生成计数器2407用的计数器 使能信号EN-C2。另外，与IP分组化电路22B中的IP头源222对 应的是MPE节头源2404，由与源222相同的电路构成，针对每字节 同时输出与MPE节头对应的数据。该MPE节头包括从中央处理单元 (CPU) 3供给的突发周期。另外，与IP分组长同样地，MPE节长
是可以由用户任意设定的值，预先设置到计数器2407。而且，选择电 路2402的输出MPEOUT ,皮供给到接下来的TS分组化电路242。接下来，如果对图3所示的TS分组化电路242进行说明，则该 电路是对由MPE节化电路240B生成的MPE节附加TS分组头而设 为TS分组形态(参照图5(d)以及图6A(d))的电路。该电路242 的详细的实施例的电路具备AND电路2428、计数器2427、选择电路 2420、 2422、存储器2426以及TS分组头源2424。该电路结构与IP 分组化电路22B以及MPE节化电路240大致相同，所以仅对不同的 部分进行说明。在TS分组化电路242中，不需要与IP分组化电路 22B中的AND电路2280对应的AND电路，其理由为，TS分组化电 路242中的计数器使能信号EN - C3与来自突发化电路242的使能信 号EN4相同。另外，与IP分组化电路22B中的IP头源222对应的 是TS分组头源2424，由与上述同样的电路构成，针对每字节同时输 出与TS分组头对应的数据。在该TS分组头部中，包括分组识别符 (PID),该PID表示TS分组是某特定的信道的信息，所以需要设 定成特定的唯一的值。另外，该TS分组长是188字节的固定值，所 以向计数器2427预先设置该值。而且，选择电路24222的输出TSOUT 被供给到接下来的突发化电路244 。接下来，图3所示的突发化电路244通过向由TS分组化电路242 生成的TS分组追加作为追加的TS分组的PSI/SI (Program Specific information)分组或NULL分组，生成图5(e)所示那样的突发形 式的TS帧。该电路244的详细的实施例的电路具备计数器2446、选 择电路2440、 2442、存储器2444以及PSI/SI分組源2448以及NULL 分组源2449。该电路结构与IP分组化电路22B、 MPE节化电路240、 以及TS分组化电路242大致相同，所以如果仅对不同的部分进行说 明，则在计数器2446中，具有分别接收来自中央处理单元(CPU) 3 的突发期间TS分组数以及突发周期TS分组数的数据的2个输入， 而且每突发周期的TS分组数被预先设置，针对每个TS分组逐次递 增计数l，向输出发生该计数器输出C0 4。因此，该计数器输出CO4确定是对应于突发形式TS帧内的多个TS分组中的哪1个的期间。 选择电路2440使用该计数器输出CO 4，生成区分插入来自TS分组 化电路242的TS分组的PRBS插入用的突发期间与追加的突发期间 的使能信号EN 4(例如区分相当于从突发周期的开始时刻起与突发期 间分组数相等的分组数的期间的期间与之后的追加突发期间)。在图 5(e)所示的例子中，如果计数器输出CO 4的值为3以上，则表示 是追加突发期间，如果小于3则表示是插入来自TS分组化电路242 的TS分組的突发期间。另外，该选择电路2440可以设为与上述的选 择电路2200等同样的结构。接下来，存储器2444具有接收来自选择电路2440的使能信号 EN-M4的使能输入和接收来自TS分组化电路242的输出的输入 (IN)。此处使能信号EN-M4与EN4相同。而且与上述的存储器 2202等同样地响应于基础时钟以及使能信号EN 4，以1字节单位进 行数据的存储器输入输出。即，在信号EN4为高时，逐次l字节接 收来自TS分组化电路242的TS分组TSOUT并存储到存储器，同时 逐次1字节输出以前已经存储的TS分组。在信号EN4为低时，停止 存储器动作。接下来，PSI/SI分组源2448是与IP头源222等同样的针对各位 的每一位选择输出高或低的电路结构，其针对每字节同时发生与TS 形态的PSI/SI分组对应的数据。另外，上述的PSI/SI分组包括从中 央处理单元(CPU) 3输入的突发期间值。空(Null)分组源2449是 与PSI/SI分组源2448同样的电路结构，可以针对各位的每一位选择 发生高或低，以Byte单位同时输出与TS形态的Null分组对应的各 数据，供给到所连接的选择电路2442。选择电路2442具有接收从存 储器2444供给的TS分组的输入、接收从PSI/SI分组源2448供给的 PSI/SI分组的输入、接收从空(Null)分组源2449供给的Null分组 的输入，而且向输出BOUT，与上述的选择电路224等同样地，选择 与计数器2446输出的值对应的选择电路输入，逐次输出l字节。即， 选择电路2442在计数值表示上述的TS分组插入用的突发期间的期
间，例如如图6B所示，输出来自存储器2444的TS分组，然后在该 相同突发期间的最后的TS分组部分，从PSI/SI分组源2408输出TS 形态的PSI/SI分组，然后在除此以外的期间作为追加突发期间输出 TS形态的Null分组。接下来，如果对图3的处理电路26B进行详细说明，则处理电 路26B具备调制器260、噪声附加器262、频率转换器264。处理电路 26B针对从突发化电路244供给的突发形式的TS帧，进行为了向DVB -H广播用调谐器1施加而所需的处理、即调制、噪声附加的一方或 双方，进而在向DVB - H广播用调谐器1施加时需要频率转换的情况 下，还进4于该处理。此处，参照图5，对图3所示的测试信号发生器2B内的各电路 20B、 22B、 240、 242以及244所发生的数据的结构关系进行整理说 明。另外请注意，该图并非时序图，而以表示成易于理解各数据形态 的相关关系为目的。伪随机码发生器20B发生的一连串的伪随机码列(图5 (a)) 通过IP分组化电路22B被断片化成IP数据报长，其分别作为IP数 据报而与IP头一起被组入IP分组而成为IP分组输出(图5 (b))。 在MPE节化电路240中，通过将该各个IP分组分别作为MPE节有 效载荷而与1个MPE节头一起组入MPE节，生成MPE节输出(图 5(c))。另外，1个MPE节内含1个IP分组。此处，在MPE节 头部分，组入从CPU 3供给的突发周期值(Delta-t)。在TS分组 化电路242中，将该MPE节输出以TS分組长(188Byte固定)进行 断片化或结合而组入TS分组的有效载荷部分，并且组入具有分组识 别符(PID)的TS分组头，而生成TS分组输出(图5 (d))。该 TS分组输出成为MPEG-2TS帧形态。在突发化电路244中，为了 使该MPEG 2 - TS帧对应于DVB - H标准，通过追加追加突发期间， 生成突发形式TS帧(图5 (e))。另外，在本发明中，在图3中说 明的突发化处理中，作为对追加突发期间插入的追加分組，追加了 TS帧形态的Null分组，但该追加分组不限于Null分组，还可以使用 具有与位差错测定对象的TS分组所具有的特定的分组识别符(PID) 不同的值的分组。接下来，参照图6A以及图6B的时序图，对图3所示的测试信 号发生器2B的整体的动作的一个例子进行说明。另外，为简化说明， 此处，图3内的存储器224、 2406、 2426、 2444的各个存储器存储设 为4字节(但是，突发化电路为3TS分组)，IP头长、MPE头长、 TS帧头长分别设为4字节、3字节、2字节。另外，突发化电路中的 TS帧中的突发期间设为4TS分组。另外，此处，在图6中，"Pn，，(其 中n为1以上的整数)表示从PRBS发生电路202输出的伪随机码 (PRBS )中的、第n (即第n字节)伪随机码(PRBS ) 。 "IHn，，(其 中n为1以上的整数)表示从IP分组化电路22B的选择电路2202输 出的IP头中的、第n (即第n字节)IP头。同样地，"MHn，，表示从 MPE节化电路的选择电路2402输出的MPE节头中的、第n (即第n 字节)MPE节头，"THn，，(其中n为1以上的整数)表示从TS分组 化电路242的选择电路2422输出的TS分组头中的、第n(即第nByte ) TS分组头。进而，"TS分组n，，(其中n为1以上的整数)表示从突 发化电路244输出的TS分组中的、第n (即第n个分组)TS分组。另外，在该图3的实施例中，在各电路22B、 240、 242、 244中 分别发生存储器延迟，但停止发生PRBS的期间的长度与各电路22B、 240、 242、 244发生头等的期间的长度的和一致，所以在各电路的输 出IPOUT、 MPEOUT、 TSOUT、 BOUT中包含PRBS数据而不会过 多或不足。详细而言，图示的TO期间表示各电路的计数器输出C0 1 CO 3全部具有与各个数据部分相关的值，并且突发化电路244的计数器 输出C0 4具有与TS分组期间(图6B (e)所示的期间)相关的值的 期间。接下来的T1期间表示IP分组化电路22B的计数器输出CO 1 的值从"0"被递增计数成"3"的期间、即与IP头部分对应的期间。接 下来的T2期间表示MPE节化电路的计数器输出CO 2的值从"0"被 递增计数成"2"的期间、即与MPE节头部分对应的期间。进而，T3 期间与TO期间同样地表示计数器输出CO l~CO 3全部具有与各个 数据部分对应的值，并且突发化电路244的计数器输出CO 4具有与 TS分组期间对应的值的期间。进而T4期间表示TS分组化电路242 的计数器输出CO 3从"0"被递增计数成"1"的期间、即与TS分组头 对应的期间。进而T5期间与T0期间以及T3期间同样地表示计数器 输出CO 1 C0 3全部具有与数据部分对应的值，并且突发化电路244 的计数器输出CO 4具有与TS分组期间对应的值的期间。进而，T6 期间是突发化电路244的计数器输出C0 4为"3，，以上的期间、即具有 对应于PRBS用突发期间中的与TS分组期间连续的期间、和追加的 突发期间的值的期间。详细而言，Tl期间是与IP头部分对应的期间，所以使能信号 EN1成为低。此时，输入到存储器224的使能信号EN-M1也为低， 存储器的输入输出停止。在该期间，向IP分组化电路的输出，依次 输出IP分组头"IH l，，至"IH 4，，。在该Tl期间中，在PRBS发生器20B 中，使能信号EN 0为低，伪随机码的发生也停止，PRBS的输出保 持紧接之前的输出"P8"。T2期间是与MPE节头部对应的期间，所以使能信号EN2成为 低。由此，输入到存储器2406的使能信号EN-M2也为低，存储器 的输入输出停止。此时，向MPE节的输出，依次输出MPE节头"MH l，，至"MH 3"。在该T2期间中，在IP分组化电路22B中，响应于使 能信号EN 2为低，输入到计数器226的使能信号EN — Cl也成为低， 计数器输出CO 1不递增计数而仍保持作为紧接之前的值的"3"。另 外，因此，使能信号EN1也维持低，因此IP分组输出也保持与紧接 之前的输出相同的"IH 4"。进而，在该T2期间中，在PRBS发生器 20B中，使能信号EN0为低，所以停止发生伪随机码，PRBS输出保 持紧接之前的输出"P8"。T4期间是与TS分组头对应的期间，所以使能信号EN3为低。 由此，输入到存储器2426的使能信号EN-M3也成为低，存储器的 输入输出停止。在该期间，向TS分组化电路的输出，依次输出TS
分组头"TH 1" "TH2"。另外，在MPE节化电路以及IP分组化电 路22B中，响应于使能信号EN3为低，输入到存储器224以及2406 的使能信号EN - Ml以及EN - M2也分别成为低，各个存储器输入 输出停止。同样地，在该T4期间中，在第1PRBS发生器20B中，使 能信号EN 0为低，伪随机码的发生也停止，PRBS的输出保持紧接 之前的输出"P9"。在T0期间、T3期间以及T5期间，对应于IP分组、MPE节以 及TS分组的各个数据部分，并且对应于突发化中的TS分组期间， 所以使能信号EN 1~EN 4全部为高。此时，在电路22B、 240、 242 以及244中，分别执行递增计数以及存储器输入输出。另外，在该期 间中，在PRBS发生器20B中，使能信号ENO为高，执行伪随机码 发生，从紧接之前的码的接下来的码依次发生PRBS。接下来，还参照图6B，对突发化电路244中的与突发形式TS 帧制成相关的定时进行说明。此处，图6B(e)示出与突发化电路244 相关的信号等，并且示出与图6A的信号的定时关系，因此图6B(d) 还示出图6A (d)所示的TS分组化电路的信号。另外，请注意在图 6B中说明的突发化电路244中，以TS分组长(188字节)单位进行 计数；以及使能信号EN 4也与图6A的EN 1 ~ EN 3同样地，输入到 伪随机码发生器20B的EN 0，即在使能信号EN 4为低的T6期间中， 伪随机码发生器20B的EN 0也为低，PRBS输出保持紧接之前的 PRBS码。详细而言，在插入PRBS的PRBS用突发期间中的TS分組期间 (计数器输出CO 4为"0" ~ "2")中，输出"TS分组1，， ~ "TS分組3"。 接下来，T6期间如图所示包括突发周期中的、PRBS用突发期间中的 除去TS分组期间的剩余的期间和接着该期间的追加突发期间。此时， 在PRBS用突发期间的剩余的期间(计数器输出C04为"3")中输出 "PSI/SI分组"，然后在追加突发期间(即计数器输出CO 4为"4" "N，，)时，输出Null分组。此处，N与突发周期分组数相等。在该 T6期间中，使能信号EN4为低，在PRBS发生器20B中，使能信号 EN 0为低，伪随机码发生停止，保持紧接之前的PRBS输出。如以 上说明，在图3的电路中，作为整体的动作，可以发生将PRBS包含 在数据部分中的突发形式的TS帧输出BOUT。接下来，参照图7， 对图1所示的位差错率(BER)检测器4进行详细说明。另外，在图 7中，对与图1的要素对应的要素，向相同序号附加"B"。如图所示， 位差错率检测器4B具备IP分组检测器40B 、基准IP分组发生器42B 、 IP分组比较器44B。进而，IP分组检测器40B具备同步检测器400、 MPE节提取电路402、 IP分组提取电路404。基准IP分组发生器42B 具备包括第2PRBS发生电路4200和PRBS同步电路4202的第2伪 随机码发生器420B、第2IP分组化电路422B。 IP分组比较器44B具 备分组比较器440和差错计数器442。详细而言，接收来自调谐器1的接收输出的同步检测器400在来 自调谐器1的接收输出为MPEG-2 TS帧形态的情况下，进行构成 MPEG - 2 TS帧的TS分组头中包含的特定的PID检测，在检测到该 特定的PID时，输出包括该PID的TS分组。接下来，接收该同步检 测器400的输出的MPE节提取电路402进行从所接收到的TS分组除 去了 TS分组头部的TS分组有效栽荷部分的分割或结合来提取出 MPE节，输出该MPE节。接下来，接收该MPE节提取电路402的 输出的IP分组提取电路从所接收到的MPE节除去MPE节头，提取 出IP分组，作为接收IP分组供给到PRBS同步电路4202以及分组 比较器440。另外，在来自调谐器1的接收输出为IP分组形态的情况下，不 进行同步检测、MPE节提取、以及IP分组提取，而可以将来自调谐 器的接收输出直接作为接收IP分组供给到PRBS同步电路4202以及 分组比较器440。接收接收IP分组的第2伪随机码发生器420B利用第2PRBS发 生电路4200，生成与由测试信号发生器2B生成的PRBS相同的数据 生成序列的PRBS。接收由该第2PRBS发生器4200生成的PRBS的 PRBS同步电路4202由包括位移寄存器和解码器的电路构成，而且使
所接收到的PRBS相对于来自IP分组提取电路404的接收IP分组同 步。即，使PRBS发生电路4200仅发生某一定位数的PRBS而置于 移位寄存器中，并且停止PRBS发生电路4200的动作，然后将置于 移位寄存器中的位列与所输入的接收IP分组逐次进行比较，然后在 双方中检测到一定位数的一致部分时，再次开始PRBS发生电路4200 的动作，从而发生与接收IP分组中的PRBS同步的PRBS。在该领域 中，进行这样的动作的第2伪随机码发生器420B是公知的，只要是 本领域技术人员，则可以设为任意的既知的电路结构。接收如此发生 的PRBS的第2IP分组化电路422B将该PRBS分组化成IP分组形态， 形成基准IP,将其供给到分组比较器440。接下来，接收接收IP分组和基准IP分组的分组比较器440由包 括移位寄存器和解码器的电路构成，针对每位对这些IP分组进行比 较，然后每当检测到不一致时，向输出发生位差错信号。差错计数器 422的输入与分组比较器440的输出连接，因此对从比较器供给的位 差错信号的数量进行计数。该计数结果被供给到位差错率(BER)测 定装置A的CPU (未图示)。在该CPU中，根据该计数结果，以某 单位运算出位差错率。由此，在位差错率(BER)检测器"B中，可 以实施接收IP分组的DVB - H广播用调谐器的位差错率测定。以上，参照特定的实施方式对本发明的技术思想进行了详细说 明，但本发明所属的领域中的技术人员显然可以不脱离权利要求的要 旨以及范围而附加各种变更以及改变。上述的说明是以例示为目的进 行的叙述，而不代表是包括性的或者限定于所公开的形式。可以进行 变形以及修改，这些仍包含在所附的权利要求中记载的上述的实施方 式的范围。
权利要求
1. 一种测试信号发生器(2)，具备以突发的形式且仍保持码的连续性地发生伪随机码的伪随机码发生器(20)。
2. 根据权利要求l所述的测试信号发生器(2),其特征在于 上述伪随机码发生器为了以上述突发形式断续地动作，而响应于动作控制信号。
3. 根据权利要求2所述的测试信号发生器(2)，其特征在于 上述伪随机码发生器(20)以某序列发生伪随机码，在1个上述突发的期间之中，在上述序列下发生伪随机码的串，在上述l个突发 期间发生的上迷伪随机码串的最初的码是与在紧接之前的上述突发 期间之中发生的伪随机码串的最后的码连续的码。
4. 根据权利要求l所述的测试信号发生器(2)，其特征在于，还具备IP分组化电路(22)，接收伪随机码发生器(20)的上述伪随 机码串而发生因特网协议(IP)分组；以及TS帧化电路(24 )，接收来自该IP分组化电路的IP分组而发 生传输流(TS帧)。
5. 根据权利要求4所述的测试信号发生器(2)，其特征在于 上述IP分组化电路(22 )根据来自上述伪随机码发生器(20 )的1个上述伪随机码串发生多个IP分組，上述多个IP分组分别包括上述1个伪随机码串的被分割的多个串部分中的关联的1个。
6. 根据权利要求4所述的测试信号发生器(2)，其特征在于 上述TS帧化电路(24、 24B)具备MPE节化电路(240 ),对来自上述IP分组化电路(22 )的1 个上述IP分组，附加突发周期信息而发生多协议封装(MPE)节；TS分组化电路(242 ),根据至少1个上述MPE节发生至少1 个TS分组，且上述至少1个TS分组分别包括上述至少1个MPE节的被分割的多个节部分中的关联的1个和TS头，该TS头包括TS分 组识别符；以及突发化电路(244)，根据上述TS分组发生TS帧，且l个上述 TS帧在1个突发期间中包括来自上述TS分组化电路(242)的至少 1个TS分组。
7. 根据权利要求6所述的测试信号发生器(2)，其特征在于 上述1个TS帧包括与上述1个突发期间不同的另外的1个追加突发期间，上述1个TS帧包括具有与上述TS分组识别符不同的TS分組 识别符的至少1个追加TS分组，上述追加TS分组包含在上述1个追加突发期间。
8. 根据权利要求7所述的测试信号发生器(2、 2B)，其特征在于上述伪随机码发生器(20、 20B)响应于来自上述IP分组化电 路(22、 22B)以及上述TS帧化电路(24、 24B )的信号而动作。
9. 根据权利要求6所述的测试信号发生器(2、 2B)，其特征在于上述IP分組化电路(22、 22B)、上迷MPE节化电路(240)、 以及上述TS分组化电路(242 )分别具有相关的1个控制信号发生电 路(2200、 2400、 2420)，各个该控制信号发生电路在未发生由相关 的上述电路附加的头的期间中发生表示工作的上述动作控制信号，在 其他期间中发生表示不工作的上述动作控制信号。
10. 根据权利要求6所迷的测试信号发生器(2B)，其特征在于上述突发化电路(244 )具有1个控制信号发生电路(2440), 该控制信号发生电路在未发生由上述突发化电路附加的上述追加TS 分组的期间中发生表示工作的上述动作控制信号，在其他期间中发生 表示不工作的上述动作控制信号。
11. 根据权利要求10所述的测试信号发生器(2B)，其特征在 于在全部上述动作控制信号表示上述伪随机码发生器(20 )的上述 工作时，上述伪随机码发生器(20)发生上述伪随机码串，在上述动作控制信号中的任意一个表示上述伪随机码发生器 (20)的上述不工作时，上述伪随机码发生器(20)停止动作。
12. 根据权利要求1所述的测试信号发生器(2)，其特征在于 还具备对上述TS帧进行调制以及噪声附加的一方或双方的处理的处理电路(26)。
13. —种位差错率测定装置，具备以突发的形式且仍保持码的连 续性地发生伪随机码的伪随机码发生器(20),且对调谐器(1)的 位差错率进行测定。
14. 根据权利要求13所述的位差错率测定装置(A)，其特征 在于，具备上述测试信号发生器(2),发生包括TS帧的测试信号，且向 测定对象的上述调谐器(1)供给上述测试信号；以及位差错率检测器(4)，从接收测试信号检测位差错率，且上述 接收测试信号是由上述调谐器(1)响应于来自上述测试信号发生器 的上述测试信号而发生的。
15. 根据权利要求14所述的位差错率测定装置(A),其特征在于上述位差错率检测器(4)具备IP分组提取器(40)，用于从上述接收测试信号提取出所接收 到的IP分组；基准IP分组发生器(42)，用于发生基准IP分组；以及 差错检测器(44 )，对上述接收到的IP分组与上述基准IP分组 进行比较来进行差错检测。
16. 根据权利要求15所述的位差错率测定装置(A、 4B)，其特征在于上迷IP分組提取器(40、 40B)具备 同步检测器(400)，用于从上述接收测试信号检测所接收到的 上述TS帧；IP分组提取电路(404)，用于提取出包含在该接收TS帧中的 上述接收到的IP分组。
17. 根据权利要求15所述的位差错率测定装置(A、 4B)，其 特征在于上述基准IP分组发生器(42、 42B)具备基准伪随机码发生器(420B )，用于与包含在上述接收IP分组 中的伪随机码同步地，发生伪随机码串；以及基准IP分组化电路(422B)，根据来自上述基准伪随机码发生 器的上述伪随机码串发生多个基准IP分组，且上述多个IP分组分别 包括上迷1个基准伪随机码串的被分割的多个串部分中的关联的1 个。
18. 根据权利要求15所述的位差错率测定装置(A、 4B)，其 特征在于上述差错检测器(44、 44B)具备比较器(440 )，将各个上述接收IP分组与各个上述基准IP分 组进行比较，在检测出位差错时发生位差错信号；以及 差错计数器(442)，对上述位差错信号进行计数。
19. 一种测试信号发生方法，其特征在于以突发的形式且仍保 持码的连续性地发生伪随机码，而发生测试信号。
20. 根据权利要求19所迷的测试信号发生方法，其特征在于，包括发生上述伪随机码的步骤包括为了以上述突发形式断续地动作， 而响应于动作控制信号的步骤。
21. 根据权利要求20所述的测试信号发生方法，其特征在于 包括对于以某序列发生的伪随机码，在1个上述突发的期间之中，在上述序列下发生伪随机码的串的步骤，在上述1个突发期间发生的上述伪随机码串的最初的码是与在　紧接之前的上迷突发期间之中发生的伪随机码串的最后的码连续的码。
22. 根据权利要求20所述的测试信号发生方法，其特征在于 发生上述测试信号的步骤还具备 接收上述伪随机码串而发生IP分组的步骤；以及接收该IP分组而发生TS帧的步骤。
23. —种位差错率测定方法，具备权利要求19所述的测试信号 发生方法，且对调谐器(1)的位差错率进行测定。
24. 根据权利要求23所述的位差错率测定方法，其特征在于 在上述测试信号发生方法中，发生包括TS帧的测试信号，向测定对 象的上述调谐器(1)供给上述测试信号，上述测定方法包括进行从 接收测试信号检测位差错率的位差错率检测的步骤，上述接收测试信号是由上述调谐器响应于来自上述测试信号发 生器的上述测试信号而发生的。
全文摘要
本发明提供一种调谐器的位差错率测定方法以及装置。测试信号发生器(2)具有以突发的形式且仍保持码的连续性地发生伪随机码的那样的伪随机码发生器(20)，响应于来自电路(22、24)的动作控制信号以突发形式断续地动作。在1个突发的期间之中，在某序列下发生伪随机码的串，但在该突发期间发生的伪随机码串的最初的码与在紧接之前的突发期间之中发生的伪随机码串的最后的码连续。
文档编号H04N17/04GK101401393SQ20078000856
公开日2009年4月1日 申请日期2007年9月10日 优先权日2006年12月21日
发明者小林一巳, 赤田进 申请人:利达电子株式会社