专利名称：具有可调整取样点的收发器及其相关收发讯方法
技术领域：
本发明是有关于收发器及其收发方法，特别是有关于可调整取样点的收 发器及其收发方法。
背景技术：
一般而言，以太网络(Ethernet)的收发器都具有接收端以及传送端，其 会经过通道(channel)传送或接收信号。然而，在信号传送或接收时，会因为 各种效应，如接收的信号或传送的信号互相干扰，而产生干扰信号(如NEXT, ECHO等)，因此收发器通常会有一套机制来减低干扰信号的影响。
请参阅美国专利公开申请案第2007/0042721号，其中揭露了一种收发 器，该收发器包含传送端数字模拟转换器(Tx DAC)、混合电路(Hybrid Circuit),比较电路(Compare Circuit)、解码器/截剪器(Decoder/Si icer)、 接收端模拟数字转换器(Rx ADC)、数字处理电路、以及后处理电路(Post Processing Circuit)。该已知收发器的各元件的工作原理，请参考美国专利 公开申请案第2007/0042721号。
然而，该已知收发器仍存有一些缺点。其中，当TXDAC接收数字信号而 产生模拟信号，此处的模拟信号通常会具有因为信道而产生的干扰信号，在 此，干扰信号泛指上述的NEXT、 ECHO等因为各种因素而造成的干扰。因此， 若接收端模拟数字转换器取样到干扰信号的转换处(transition),则会使干 扰信号的影响变大，因而可能产生错误的取样结果。因此，通常通过消去一 部分的模拟信号来产生计算后模拟信号，以使得计算后模拟信号能落在接收 端模拟数字转换器所能处理的范围之内。然而，因为各种因素，可能使得模 拟信号被消去的量不正确，进而让计算后模拟信号产生延迟或变形，以至于 所消去的信号部分并不如原先预期般地落在正确的位置上。为此，亟需一能 解决此问题的方法。
发明内容
5本发明的一目的为提供一种收发器，其具有一机制以提供延迟信号给收 发器中的元件以作为取样或延迟之用，或者提供多相位时钟信号给收发器中 的元件作为取样之用，藉以得到较佳的取样点或较佳的信号。
本发明的一实施例揭露一种收发器，包含第一数字模拟转换器，用以 接收第一数字信号以产生模拟信号；运算电路，耦接至该第一数字模拟转换 器，用以接收该模拟信号以及反馈信号以产生运算后模拟信号；模拟数字转 换器，耦接至该运算电路，用以根据该运算后模拟信号产生第二数字信号； 数字信号处理电路，耦接至该模拟数字转换器，用以处理该第二数字信号以 产生处理后数字信号；第二数字模拟转换器，耦接至该数字信号处理电路， 用以根据该处理后数字信号产生该反馈信号；可调式延迟电路，耦接至该第 数字模拟转换器以及该第二数字模拟转换器，用以根据控制信号来延迟时钟
信号以提供所须延迟时钟信号来调整该第一数字模拟转换器以及该第二数字 模拟转换器中至少其一的取样点；以及控制电路，耦接至该数字信号处理电
路以及该可调式延迟电路，用以根据该处理后数字信号来产生该控制信号。
本发明的一实施例揭露一种信号收发方法，此方法包含使用第一数字 模拟转换器接收第 一数字信号以产生模拟信号；依据该模拟信号以及反馈信 号以产生运算后模拟信号；取样运算后模拟信号产生第二数字信号；依据第 二数字信号以产生处理后数字信号；使用第二数字模拟转换器根据该处理后 数字信号产生该反馈信号；根据该处理后数字信号产生该控制信号；以及根 据该控制信号以调整该第一数字模拟转换器以及该第二数字模拟转换器中的 至少其一的^F又样点。
本发明的另一实施例揭露了一种收发器，包含第一数字模拟转换器， 用以接收第一数字信号以产生模拟信号；运算电路，耦接至该第一数字模拟 转换器，用以接收该模拟信号以及反馈信号以产生运算后模拟信号；模拟数 字转换器，耦接至该运算电路，用以取样该运算后模拟信号产生第二数字信 号；数字信号处理电路，耦接至该模拟数字转换器，用以处理该第二数字信 号以产生处理后数字信号；第二数字模拟转换器，耦接至该数字信号处理电 路，用以根据该处理后数字信号产生该反馈信号；多相位时钟信号产生器， 用以提供多个不同相位的时钟信号给该模拟数字转换器及第二数字模拟转换 器中的至少其一；以及决定电路，耦接至该模拟数字转换器，用以根据该些 时钟信号来取样该运算后模拟信号所得的多个取样值，并根据该多个取样值来决定取样时钟信号。
本发明的一实施例揭露一种信号收发方法，此方法包含接收第一数字
信号以产生模拟信号；接收该模拟信号以及反馈信号以产生运算后模拟信号； 使用模拟数字转换器取样该运算后模拟信号产生第二数字信号；处理该第二 数字信号以产生处理后数字信号；使用数字模拟转换器根据该处理后数字信 号产生该反馈信号；提供多个不同相位的时钟信号给该模拟数字转换器或该 数字模拟转换器；以及根据该多个时钟信号来对该处理后数字信号进行取样 所得的多个取样值，以便根据该多个取样值来决定目标时钟信号。
图1绘示了根据本发明的第一实施例的收发器的功能方块图。
图2绘示了干扰信号的信号转换点的时序图。
图3绘示了图1的信号收发方法的流程图。
图4绘示了根据本发明的第二实施例的收发器的功能方块图。
图5绘示了图4的信号收发方法的流程图。
100,400收发器
—101，401传送端数字模拟转换器
102通道103, 403混合电路
105,405减法器107, 407才莫拟前端电路
109,409接收端模拟数字转换器
111,411数字处理电路
113,413额外数字模拟转换器
115可调式延迟电路117控制电路
415多相位时钟产生器417决定电路
具体实施例方式
图1绘示了根据本发明的第一实施例的收发器100的功能方块图。如图 1所示，收发器100包含传送端数字模拟转换器(TX DAC) 101、混合电路103、 减法器105、模拟前端电路(Analog Front End)107、接收端模拟数字转换器 (Extra DAC) 109、数字信号处理电路111、额外数字模拟转换器113、控制电路117以及可调式延迟电路115。其中TX DAC 101接收数字信号DSi而产生 模拟信号AS,此处的模拟信号AS通常会具有因为信道而产生的干扰信号NS。 混合电路103为干扰抑制电路，用以消除模拟信号AS中所包含的干扰信号 NS。减法器105接收模拟信号AS以及反馈信号FB以产生运算后模拟信号CAS。 模拟前端电路107可包含有可编程增益放大器(PGA)、低通滤波器和模拟数字 转换器等，可用以减少干扰以增加信号的质量。接收端模拟数字转换器109 用以根据运算后模拟信号CAS产生第二数字信号DS2。数字信号处理电路111 用以处理第二数字信号DS2以产生处理后数字信号PDS。额外数字模拟转换器 113用以根据处理后数字信号PDS产生反馈信号FB。须注意的是，混合电路 103亦可以其它干扰抑制电路代替。而且，减法器105亦可视需要而以其它 电路代替。
该收发器100利用可调式延迟电路115(例如，DLL)用以根据控制信号CS, 来延迟时钟信号CLK以分别提供所须的延迟时钟信号DCLL、 DCLK2给传送端 数字模拟转换器101以及额外数字模拟转换器113中的至少其一，以作为其 取样的依据。控制电路117用以根据处理后数字信号PDS以产生控制信号CS! 给可调式延迟电路115,若收发器10 0具有混合电路10 3或模拟前端电路10 7, 且混合电路103或模拟前端电路107具有延迟单元，则控制电路117还可依 据处理后数字信号PDS来产生控制信号CS2、 CSJ合混合电路103或模拟前端 电路107以控制其延迟量。通过这样的机制，可使接收端模拟数字转换器109 的取样点不落在干扰信号NS的信号转换点，请见图2。图2绘示了千扰信号 的信号转换点的时序图。如图2所示，X，Y处即为信号的转换点，若取样点 位于X， Y处，则干扰信号NS的影响会变大，因此若使取样点位于X, Y处之外， 例如图2所示的A, B处，则可以使千扰信号NS对最后的处理后数字信号PDS 产生较少的影响。
或者，控制电路117亦可根据数字信号处理电路lll处理后数字信号PDS 的信号质量如SNR (Signal-to Noise Ratio) 、 BER (Bit Error Rate)等来控 制传送端数字模拟转换器101、额外数字模拟转换器113的取样位置，或者 混合电路103、模拟前端电路107的延迟量来使得处理后数字信号PDS具有 较佳的信号质量。须注意的是，控制电路117可以硬件或软件的方式呈现， 举例来说，其可并入数字信号处理电路111中，或以算法的方式产生控制信 号。本领域技术人员当可通过本发明的描述以其它手段达成与控制电路117相同的功效，此皆应包含在本发明的范围之内。
图3绘示了图1的信号收发方法的流程图。本领域技术人员可由本发明 的图1所示的详细技术特征以及图3的内容即可轻易明了本发明的信号收发
的方法，故于此不再赘述图3的各个步骤。
图4绘示了根据本发明的第二实施例的收发器的功能方块图。如图4所 示，收发器400包含传送端数字模拟转换器401、混合电路403、减法器405、 模拟前端电路407、接收端模拟数字转换器409、数字信号处理电路411、额 外数字模拟转换器413、多相位时钟信号产生器415以及决定电路417。同样 的，传送端数字模拟转换器401、混合电路403、减法器405、模拟前端电路 407、接收端模拟数字转换器409、数字信号处理电路411以及额外数字模拟 转换器413的操作方式与图1所示的操作相同，故于此不再赘述。
收发器400的多相位时钟信号产生器415用以提供多个不同相位的时钟 信号CLKh分别给接收端数字模拟转换器409或额外数字模拟转换器413中的 至少其一。决定电路417用以记录额外数字模拟转换器413根据时钟信号 CLKh来取样处理后数字信号PDS所产生的多个取样值SVh,并根据取样值 SV^来决定那一相位的时钟信号为目标时钟信号。 一实施例中，决定电路417 控制多相位时钟信号产生器415以产生旨标时钟信号。此外，决定电路417 亦可被集成至数字处理电路411中，亦即，可利用数字处理电路411来记录 取样值SV卜 并根据取样值SVh来决定那一相位的时钟信号为目标时钟信号。
如本领域技术人员所知悉，欲判断取样相位的好坏，可利用目标元件(此 例中为额外数字模拟转换器413)的取样值来作判断，若是好的取样相位，则 其取样值理论上会为最大值。因此决定电路417在判断那一取样相位为较佳 时,可利用额外数字模拟转换器413的取样值来作判断，若取样值最大时， 便可决定取样相位为最佳的相位。当然，本领域技术人员亦可利用其它机制 来判断最佳取样相位，其亦应属本发明的范围之内。最佳的取样相位决定后， 收发器中的接收端模拟数字转换器便可取得正确的信号以获得正确的1， 0 值，且在消去模拟信号AS而使其落于接收端模拟数字转换器的处理范围的精 确性得以提升。
图5绘示了图4的信号收发方法的流程图。本领域技术人员可由本发明 的图4所示的详细技术特征以及图5的内容即可轻易明了本发明的信号收发 的方法，故于此不再赘述图5的各个步骤。
9通过上述的装置和方法，可以使收发器中的接收端模拟数字转换器取样 到较佳的位置，并可在利用减法器消去部分模拟信号时，能消去较正确的部 分，以得到较好的信号质量。而且，除了以太网络之外，本发明的装置和方 法还可运用在其它通讯系统上。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均 等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1. 一种收发器，包含第一数字模拟转换器，用以接收第一数字信号以产生模拟信号；运算电路，耦接至该第一数字模拟转换器，用以接收该模拟信号以及反馈信号以产生运算后模拟信号；模拟数字转换器，用以根据该运算后模拟信号产生第二数字信号；数字信号处理电路，用以处理该第二数字信号以产生处理后数字信号；第二数字模拟转换器，用以根据该处理后数字信号产生该反馈信号；可调式延迟电路，用以根据控制信号来延迟时钟信号以调整该第一数字模拟转换器、该第二数字模拟转换器及该模拟数字转换器中的至少其一的取样点；以及控制电路，用以根据该处理后数字信号来产生该控制信号。
2. 根据权利要求1所述的收发器，还包含有模拟前端电路，耦接于该模拟数字转换器与该运算电路之间，并包含有 至少一延迟电路；其中，该控制电路还耦接至该模拟前端电路以根据该处理后数字信号控 制该;漠拟前端电路的延迟量。
3. 根据权利要求1所述的收发器，其中该模拟信号包含该信号传输信道 所造成的干扰信号，且该收发器还包含有干扰抑制电路，耦接于该第一数字模拟转换器以及该运算单元以抑制该 干扰信号并包含至少一延迟单元；其中，该控制电路还耦接至该干扰抑制电路以根据该处理后数字信号控 制该干扰抑制电路的延迟量。
4. 根据权利要求2所述的收发器，其中该模拟信号包含有传输信道所造 成的干扰信号，其中该控制电路通过控制该模拟前端电路的延迟量来使得该 模拟数字转换电路的取样点能落于该干扰信号的特定取样点。
5. 根据权利要求4所述的收发器，其中该特定取样点位于该干扰信号发 生信号转换的部分之外。
6. —种收发器，包含第一数字模拟转换器，用以接收第一数字信号以产生模拟信号；运算电路，耦接至该第一数字模拟转换器，用以接收该模拟信号以及反 馈信号以产生运算后模拟信号；模拟数字转换器，用以取样该运算后模拟信号产生第二数字信号； 数字信号处理电路，用以处理该第二数字信号以产生处理后数字信号； 第二数字模拟转换器，用以根据该处理后数字信号产生该反馈信号；多相位时钟信号产生器，用以提供多个不同相位的时钟信号给该模拟数 字转换器及第二数字模拟转换器中的至少其一；以及决定电路，用以根据该些时钟信号来取样该运算后模拟信号所得的多个 取样值，并根据该多个取样值来决定取样时钟信号。
7. 根据权利要求6所述的收发器，其中该运算电路为减法器，用以从该 模拟信号减去该反馈信号以产生该运算后模拟信号。
8. —种信号收发方法，使用于收发器，该方法包含使用第 一数字模拟转换器接收第 一数字信号以产生模拟信号；依据该模拟信号以及反馈信号以产生运算后模拟信号；取样该运算后模拟信号产生第二数字信号； 、依据该第二数字信号以产生处理后数字信号；使用第二数字模拟转换器根据该处理后数字信号产生该反馈信号；根据该处理后数字信号产生该控制信号；以及 ' 根据该控制信号以调整该第一数字模拟转换器以及该第二数字模拟转换 器中的至少其一的取样点。
9.根据权利要求8所述的方法，还包含有根据该处理后数字信号调整该收发器的^t拟前端电路的延迟量。
10. 根据权利要求8所述的方法，还包含有根据该处理后数字信号控制该收发器的干扰抑制电路的延迟量。
11. 根据权利要求IO所述的方法，其中根据该控制信号调整该第二数字 信号中的取样点以落于该干扰信号的特定取样点。
12. 根据权利要求11所述的方法，其中该特定取样点位于该干扰信号发 生信号转换的部分之外。
13. —种信号收发方法，使用于收发器，该方法包含 接收第 一数字信号以产生模拟信号；接收该模拟信号以及反馈信号以产生运算后模拟信号； ^使用模拟数字转换器取样该运算后模拟信号产生第二数字信号； 根据该第二数字信号产生处理后数字信号；使用数字模拟转换器根据该处理后数字信号产生该反馈信号；提供多个不同相位的时钟信号给该模拟数字转换器或该数字模拟转换器；以及根据该多个时钟信号来对该处理后数字信号进行取样以得到多个取样 值，以便根据该多个取样值来决定目标时钟信号。
14.根据权利要求13所述的方法，还包含有决定该些时钟信号中，对应该些取样值中的最大值者为该目标时钟信号。
全文摘要
一种收发器，包含第一数字模拟转换器，用以接收第一数字信号以产生模拟信号；运算电路，用以接收该模拟信号以及反馈信号以产生运算后模拟信号；模拟数字转换器，用以根据该运算后模拟信号产生第二数字信号；数字信号处理电路，用以产生处理后数字信号；第二数字模拟转换器，用以根据该处理后数字信号产生该反馈信号；可调式延迟电路，用以根据控制信号来延迟时钟信号以调整该第一数字模拟转换器以及该第二数字模拟转换器中的至少其一的取样点；以及控制电路，用以根据处理后数字信号来产生控制信号。
文档编号H04B3/23GK101488779SQ20081000299
公开日2009年7月22日 申请日期2008年1月15日 优先权日2008年1月15日
发明者施至永, 翁启舜, 郭协星, 黄亮维 申请人:瑞昱半导体股份有限公司