专利名称：全数字接收机符号定时同步装置的制作方法
技术领域：
本发明涉及一种数字通信技术领域的同步装置，具体涉及的是一种全数字接 收机符号定时同步装置。
背景技术：
随着数字信号处理技术的发展和器件成本的降低，数字通信系统的收发信机 正在向全数字化、软件化(软件无线电体系结构)的方向发展。符号定时是全数 字接收机的关键技术，是正确抽样判决的基础，系统定时的好坏将直接影响其性 能。这也是全数字接收机最具有挑战性的部分。由于信道传输延时以及振荡器工 作不稳定引起的时钟偏移都会使收发两端的采样钟频率不完全相同，从而发射端 和接收端的样值持续时间之间存在一个小偏差，这种小偏差累积到一定程度就会 多出一个样值或者遗漏一个样值，最终导致接收机无法正确地收到N个样点，或 者使采样无法在最佳时刻进行，从而不能正确恢复原先的数据，因此需要对此采 样钟频差进行估计和补偿，以保证收发两端采样点的时间间隔保持一致，同时保 证在信噪比最大的时间点上进行采样。
对于单载波通信系统而言，定时相位误差的存在使抽样时刻不在信噪比最大 的采样点上，造成星座图发散，恶化误码性能；而对于多载波通信系统而言，收 发两端采样时钟频率偏差除了会引入符号间干扰(ISI)以外，还会引起相位旋 转、幅度衰减，并引入载波间干扰(ICI)，破坏子载波间的正交性，而且其累积 结果会造成符号定时漂移，从而恶化帧同步的结果，因而多载波系统对定时误差 和频率偏移比单载波调制更为敏感，其同步精度的要求比单载波调制更高。综上
所述，一种高精度的易于实现的符号定时同步装置不论对于单载波系统还是多载 波系统都具有重要的价值。
经过现有技术的文献检索发现，Floyd M. Gardner在《IEEE TRANSACTIONS ON COMMUNICATIONS 〉〉 NO. 6， 1993, Pages :998-1008上提出的"Interpolation in Digital Modems-Part II: Implementation and Performance"(数字调制角早调器中的内插处理——第二部分实现及性能，Floyd M. Gardner, 1993年IEEE 通信学报，第998-1008页)，该文提出了一种在数字域利用内插滤波器来完成采 样钟同步的实现结构，主要由内插器、采样钟误差估计器、环路滤波器、数控振 荡器和采样判决器组成。研究表明通过数字内插来恢复采样值的同步装置成本 低、易实现，且采用Farrow结构实现的多项式插值滤波器所需乘法器的数量仅 为传统滤波器的一半左右。但由于该符号同步装置同时完成了样值内插和下采样 两个处理，因此无法对过采样的样值点进行选择，从而无法确保最终的输出结果 是在信噪比最大情况下得到的最佳值，尤其在信道噪声干扰较为严重或系统采用 的调制方式阶数较高的情况下，将导致接收机工作性能的下降。
发明内容
本发明针对现有技术的不足，从数字通信系统接收机物理层的角度提出了一 种全数字接收机符号定时同步装置，该装置能补偿信道传输延时和收发信机两端 时钟偏移的影响，确保采样在最佳抽取时刻进行，从而消除系统中的符号间干扰， 使误码率最小化。该装置环路结构较简单，易于在数字域上由硬件实现。
本发明是通过以下技术方案实现的，本发明包括内插器、采样时钟频率误 差估计模块、环路滤波器、内插控制器、采样时钟相位误差计算模块、采样相位 选择控制器，其中
内插器，用于在数字域通过内插滤波器对采样值进行修正，使得收发两端时
钟频率相等；
采样时钟频率误差估计模块，用于提取收发两端时钟频率偏差值； 环路滤波器，用于跟踪采样钟频率偏差值；
内插控制器，用于计算滤波器的内插参数，控制内插器工作过程； 下采样器，用于对过采样信号样值进行抽取； 采样时钟相位误差计算模块，用于估计最佳采样点位置； 采样相位选择控制器，用于确保采样在最佳时刻进行，使误码率最小； 上述各模块之间的信号传递关系为系统过采样的样值作为内插器的输入； 内插器输出的调整后的样值结果作为采样时钟相位误差计算模块的输入，用以找 到正确的采样点位置；采样相位选择控制器发出指令控制下采样器，使其在最佳 时刻完成抽样；下采样器输出的结果作为采样时钟频率误差估计模块的输入，用以计算采样钟频偏；内插控制器根据环路滤波器馈入的采样钟频偏值控制内插器
的工作过程，实现对采样值的正确修正。
本发明上述的同步装置中，包括了采样时钟频率偏差补偿和定时相位偏差补 偿两方面。其中，内插器、采样时钟频率误差估计模块、环路滤波器和内插控制 器组成采样钟频偏补偿装置，采样钟频偏补偿装置的作用是通过时域内插的方式 调整收端的采样时钟频率使之尽可能与发端时钟频率相等。当收端采样钟频率大
于发端采样钟频率时，可以内插出估计样值；当发端采样钟频率大于收端采样钟 频率时，可以丢弃掉估计样值，以保证接收机以接近发端的采样速率将补偿后的 样值送入系统后续的其他模块。
所述内插器用于对接收到的过采样值进行修正，采用Farrow结构的数字内 插滤波器，以每一个接收样值为基点，根据内插控制器馈入的参数tU——即收 端实际采样时刻与正确采样时刻之间的归一化距离，从而用有限个实际采样点来 近似恢复出最佳采样时刻的样值。为了能够完成丢点或插点的操作，内插器由两 个完全相同的Farrow结构的内插滤波器组成，分别称为主Farrow滤波器和从 Farrow滤波器，Farrow结构可以分为并行滤波器组和乘加单元两个模块，由于 主、从Farrow滤波器的结构完全相同，所以该装置内只需要实现一套并行滤波 器组即可，但乘加单元需要分别实现以接收不同的内插参数。
所述采样钟频率误差估计模块，用于提取收发两端时钟频率偏差值， 一般以 fs /fs ^表征——即收端采样钟频率与发端采样钟频率的比值。对于单载波系 统，常用的频偏估计算法有早-迟门算法、Mueller and Muller算法和Gardner 算法；对于多载波系统，常用基于导频的采样钟频偏估计算法。
所述环路滤波器用于跟踪采样钟频率偏差值，可采用二阶滤波器实现，包含 比例路径和积分路径。
所述内插控制器根据环路滤波器提供的采样钟频偏值，分别计算主、从 Farrow滤波器的内插参数，并控制内插结果的输出过程——即确定在当前状态 下，主从Farrow滤波器结果应为同时有效或为同时无效或只有主Farrow滤波器 结果有效。
本发明上述的同步装置中，采样时钟相位误差计算模块、采样相位选择控制 器以及下采样器组成定时相位偏差补偿装置，定时相位偏差补偿装置用于从过采样的样值中找到信噪比最大的采样点，并将其抽取出来，以保证采样信号质量， 降低误码率。
所述采样时钟相位误差计算模块，用于搜寻所有过采样点中能量最大的样 值。由于一个符号周期内的各个过采样点实际表征的是该符号周期内各均分相位 处的样值，因此选取一段接收数据，计算各个采样点的能量，并按所属的不同相 位分别求能量之和，找到其中总能量最大的相位位置，并将其序列下标号作为相 位估计结果输出。
所述采样相位选择控制器根据采样相位估计结果，控制下采样器的样点选择 过程。
所述下采样器对内插器输出的修正后的过采样样值进行抽取，最终实现以接 近发端的采样速率将最佳采样位置处的样值送入系统后续的其他模块。
与现有的全数字接收机中符号定时同步装置相比，本发明所述装置具有以下 优点-
(1) 将采样时钟频率误差补偿和相位误差补偿分开处理。对采样钟频率误 差的补偿可保证收发两端采样频率一致，对采样钟相位误差的补偿可保证输出结 果始终为信噪比最大情况下得到的最佳样值，因而可提升输出采样点的精度，提 高系统的整体性能，尤其是在信道噪声较为严重或系统采用的调制方式阶数较高 的情况下。
(2) 内插器对每一个过采样点均进行插值处理，并设主、从滤波器对样值 加以取舍，从而提高计算精度。
(3) 所采用的Farrow滤波器结构使得滤波器参数最少，从而减少乘法器个 数，并在实现时重复利用输出结果，精简乘法器冗余，提高运算效率。
(4) 采样时钟相位误差计算模块通过对过采样样值能量在一段较长时间内 的计算比较，得出应该选择的采样相位，因而可以去除单次估测误差，提高相位 选择的准确性。
图1是根据本发明优选实施例的总结构框图2是根据本发明优选实施例的Farrow滤波器框图3是根据本发明优选实施例的采样钟频率偏差补偿装置框图；图4是根据本发明优选实施例的定时相位偏差补偿调整框图。
具体实施例方式
下面结合附图对本发明的实施例作详细说明本实施例在以本发明技术方案 为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护 范围不限于下述的实施例。
图1示出了本发明优选实施例的全数字接收机符号定时同歩装置的总体结
构框图。
参照图l，该定时同步装置包括内插器100，采样时钟频率误差估计模块 200，环路滤波器300，内插控制器400，下采样器500，采样时钟相位误差计算 模块600，采样相位选择控制器700。这些部件之间的连接关系为系统过采样 输出与内插器100的输入连接，内插器100的输出同时与下采样器500的输入及 采样时钟相位误差计算模块600的输入相连接，采样时钟相位误差计算模块600 的输出与采样相位选择控制器700的输入连接，采样相位选择控制器700的输出 与下采样器500的输入连接，下采样器500的输出与采样时钟频率误差估计模块 200的输入连接，采样时钟频率误差估计模块200的输出同时与环路滤波器300 的输入以及后续基带处理模块的输入相连接，环路滤波器300的输出与内插控制 器400的输入相连接，内插控制器400的输出与内插器的输入连接。
上述各模块之间的信号传递关系为系统将12倍过采样的样值作为内插器 100的输入，内插器100输出修正后的样值结果送入采样时钟相位误差计算模块 600，采样相位选择控制器700根据采样时钟相位误差计算模块600计算得出的 正确的采样点位置，发出指令控制下采样器500在最佳时刻完成抽样；采样时钟 频率误差估计模块200使用特定的基于导频的频偏估计算法计算得出采样钟频 偏，内插控制器400根据环路滤波器300馈入的采样钟频偏值控制内插器100 的工作过程，实现对采样值的正确修正。
内插器IOO，用于对接收到的过采样值进行修正，用有限个实际采样点来近 似恢复出最佳采样时刻的样值。
采样钟频率误差估计模块200，用于提取收发两端时钟频率偏差值， 一般以 fs' /fs表征，即收端采样钟频率与发端采样钟频率的比值。
环路滤波器300用于跟踪采样钟频率偏差值。内插控制器400根据采样钟频偏值，分别计算主、从Farrow滤波器的内插 参数，并控制内插结果的输出过程。
采样时钟相位误差计算模块600，用于搜寻所有过采样点中能量最大的样值。
采样相位选择控制器700，用于控制下采样器500的样点选择过程。
下采样器500对内插器100输出的过采样样值进行抽取，最终实现以接近发 端的采样速率将最佳采样位置处的样值送入系统后续的其他模块。
图2示出了本发明优选实施例的符号定时同步装置的Farrow滤波器框图。 Farrow滤波器结构可分为并行滤波器组和乘加单元两个模块，输入序列(xj为 A/D转换器的12倍过采样样值，内插参数U h是收端实际采样时刻与正确采样时 刻之间的归一化距离，滤波器的输出(y。J即为以某一采样点为基准，偏移"， 处的内插样值，从而farrow滤波器实现了用有限个实际采样点近似恢复出最佳 采样时刻的样值的目标。考虑到FPGA实现复杂性和占用的资源，本发明优选实 施例中，每个Farrow滤波器采用4个并行的8抽头FIR滤波器构成。内插器的 4个滤波器HM0 HM3参数为
{0，0，0， 1.00000，0，0,0， 0}
{-0.02971，0.18292，-0.74618, -0.13816， 1.00942，
-0.38219,0.12601, -0.02321}
{0.03621 ，-0.23982， 1.11018，-1.71425， 0.84299，
0.01819,-0.06911， 0.01670}
{-0.00650, 0.05691, -0.36399， 0.85241, -0.85241， 0.36399, -0. 05690， 0. 00650}
图3示出了本发明优选实施例的符号定时同步装置的采样钟频率偏差补偿装 置框图。
内插控制器400用于计算主、从Farrow滤波器的内插参数K和v k。在一般 情况下，系统向主Farrow滤波器馈入内插参数K，同时计算下一时刻的内插参 数K+,，并且对下一时刻是否需要丢点或者插点进行预测，预测式如下
当0〈6w〈l时，表示下一个待估计点仍然落在本接收周期Ts收端内，需要启动从Farrow滤波器插出一点，下一时刻向从Farrow滤波器馈入内插参数vk+1= 0 k+i;
当l〈9w〈2时，表示下一个待估计点落在了下一个周期1\ 内，此时不需 要插点也不需要丢点；
当ek+1〉2时，表示下一个待估计点落在了本接收周期后第二个周期L^内， 这种情况下，主Farrow在下一个周期就不需要输出，即丢弃一个点，再下一个 周期内主Farrow恢复工作，输入参数为9 k+1的小数部分。
图4示出了本发明优选实施例的符号定时同步装置的定时相位偏差补偿调整 框图。
采样时钟相位误差计算模块600中通过一个模12计数器来记录各采样点的 相位值，同时设定12个能量累加寄存器，将各个相位处采样点的能量相加存于 相应寄存器中，然后通过排序算法找到其中数值最大的那个寄存器，从而得到了 总能量最大的采样点位置，并将其序列下标号作为相位估计结果输出。
采样相位选择控制器700根据采样相位估计结果，控制下采样器对内插器输 出的修正后的过采样样值进行抽取，最终实现以接近发端的采样速率将最佳采样 位置处的样值送入系统后续的其他模块。
本实施例中，将采样时钟频率误差补偿和相位误差补偿分开处理，确保输出 结果为信噪比最大情况下得到的最佳样值，在4QAM的调制方式下，可以使系统 性能获得3dB以上的增益。
本实施例中，主、从滤波器同时计算，对每一个过采样点均进行插值处理， 并对样值加以取舍，与只采用一个滤波器的定时同步装置相比，可以提高计算精 度。
本实施例中，采样时钟相位误差计算模块600是对一段时间内的数据计算 后，才给出相位选择值的，这相当于对运算结果做了平均处理，因而可以去除单 次估测误差，防止相位调整过程中的抖动，提高采样点选择的准确性。
权利要求
1.一种全数字接收机符号定时同步装置，其特征在于，包括内插器、采样时钟频率误差估计模块、环路滤波器、内插控制器、采样时钟相位误差计算模块、采样相位选择控制器，其中内插器，用于在数字域通过内插滤波器对采样值进行修正，使得收发两端时钟频率相等；采样时钟频率误差估计模块，用于提取收发两端时钟频率偏差值；环路滤波器，用于跟踪采样钟频率偏差值；内插控制器，用于计算滤波器的内插参数，控制内插器工作过程；下采样器，用于对过采样信号样值进行抽取；采样时钟相位误差计算模块，用于估计最佳采样点位置；采样相位选择控制器，用于确保采样在最佳时刻进行，使误码率最小；上述各模块之间的信号传递关系为系统过采样的样值作为内插器的输入；内插器输出的调整后的样值结果作为采样时钟相位误差计算模块的输入，用以找到正确的采样点位置；采样相位选择控制器发出指令控制下采样器，使其在最佳时刻完成抽样；下采样器输出的结果作为采样时钟频率误差估计模块的输入，用以计算采样钟频偏；内插控制器根据环路滤波器馈入的采样钟频偏值控制内插器的工作过程，实现对采样值的正确修正。
2. 如权利要求l所述的全数字接收机符号定时同步装置，其特征是，所述 内插器、采样时钟频率误差估计模块、环路滤波器和内插控制器组成釆样钟频偏 补偿装置，该装置通过时域内插的方式调整收端的采样时钟频率使之尽可能与发 端时钟频率相等，在收端采样钟频率大于发端采样钟频率时，内插出估计样值； 在发端采样钟频率大于收端采样钟频率时，丢弃掉估计样值，以保证接收机以接 近发端的采样速率将样值送入系统后续的模块。
3. 如权利要求1或2所述的全数字接收机符号定时同步装置，其特征是， 所述内插器用于对接收到的过采样值进行修正，采用Farrow结构的数字内插滤 波器，以每一个接收样值为基点，根据内插控制器馈入的参数^k—一即收端实 际采样时刻与正确采样时刻之间的索引距离，用有限个实际采样点来近似恢复出最佳采样时刻的样值；内插器由两个完全相同的Farrow结构的内插滤波器组成， 分别称为主Farrow和从Farrow, Farrow结构分为并行滤波器组和乘加单元两 个模块，由于主、从Farrow滤波器的结构完全相同，所以只需要实现一套并行 滤波器组，但乘加单元需要分别实现以接收不同的内插参数。
4. 如权利要求1或2所述的全数字接收机符号定时同步装置，其特征是， 所述的采样钟频率误差估计模块用于提取收发两端时钟频率偏差值，以fs /fs s表征——即收端采样钟频率与发端采样钟频率的比值。
5. 如权利要求1或2所述的全数字接收机符号定时同步装置，其特征是， 所述的环路滤波器用于跟踪采样钟频率偏差值，采用二阶滤波器实现，包含比例 路径和积分路径。
6. 如权利要求1或2所述的全数字接收机符号定时同步装置，其特征是， 所述的内插控制器根据环路滤波器提供的采样钟频偏值，分别计算主、从Farrow 滤波器的内插参数，并控制内插结果的输出过程，即确定在当前状态下，主从 Farrow滤波器结果为同时有效或为同时无效或只有主Farrow滤波器结果有效。
7. 如权利要求1所述的全数字接收机符号定时同步装置，其特征是，所述 的采样时钟相位误差计算模块、采样相位选择控制器以及下采样器组成定时相位 偏差补偿装置，该装置用于从过采样的样值中找到信噪比最大的采样点，并将其 抽取出来，以降低误码率。
8. 如权利要求1或7所述的全数字接收机符号定时同步装置，其特征是， 所述的采样时钟相位误差计算模块，用于搜寻所有过采样点中能量最大的样值位 置，并将其序列下标号作为相位估计结果输出。
9. 如权利要求1或7所述的全数字接收机符号定时同歩装置，其特征是， 所述的采样相位选择控制器根据采样相位估计结果，控制下采样器的样点选择过 程。
10. 如权利要求1或7所述的全数字接收机符号定时同步装置，其特征是， 所述的下釆样器对内插器输出的过采样样值进行抽取，最终实现以接近发端的采 样速率将最佳采样位置处的样值送入系统后续的模块。
全文摘要
一种数字通信系统技术领域的全数字接收机符号定时同步装置，包括包括内插器、采样时钟频率误差估计模块、环路滤波器、内插控制器、采样时钟相位误差计算模块、采样相位选择控制器，系统过采样的样值作为内插器的输入；内插器输出的调整后的样值结果作为采样时钟相位误差计算模块的输入，用以找到正确的采样点位置；采样相位选择控制器发出指令控制下采样器，使其在最佳时刻完成抽样；下采样器输出的结果作为采样时钟频率误差估计模块的输入，用以计算采样钟频偏；内插控制器根据环路滤波器馈入的采样钟频偏值控制内插器的工作过程，实现对采样值的正确修正。本发明环路结构较简单，易于在数字域上由硬件实现。
文档编号H04L7/00GK101299657SQ20081003956
公开日2008年11月5日 申请日期2008年6月26日 优先权日2008年6月26日
发明者戴文怡, 峰 杨, 翁志远, 良 钱, 韩书平 申请人:上海交通大学