专利名称：并行无数据辅助时钟恢复方法及其系统的制作方法
技术领域：
本发明涉及数字信息传输技术领域，尤其涉及一种并行无数据辅助时钟恢复方法
及其系统。
背景技术：
随着科学技术的发展，无线通信的传输速率也越来越高。例如，随着遥感卫星传感 器分辨率的提高，图像数据量越来越大，下一代卫星的最高传输速率将达到1Gbps以上。综 合考虑成本及功耗等因素，采用并行处理算法以提高数据的处理能力已经成为常用的技术 手段。Gardner算法是在BPSK/QPSK调制方式下常用的无数据辅助时钟恢复算法，在QPSK 调制方式下该算法对载波频偏不敏感，使得载波恢复可以位于时钟恢复之后，在速率较低 的符号速率下进行，因而得到了广泛的应用。Gardner算法的原理框图如图l所示，其具体 步骤为
} (2)
这里4"r+r+4r)与z("r+4r)为最佳采样点，z("r+772+^r)为零点，^为
时钟误差。
步骤5 :环路滤波，环路滤波器原理图如图2所示，其转移函数为 ,L+7^r (3)
这里gp， gi为常数，输出为w(mn)。 步骤6:计算内插控制参数 u n+1 = [ u n+w (mn) ] modi (5)
这里Lx」表示对x作下取整运算； 传统的Gardner算法是针对连续通信模式单路串行数据提出的，由于受到器件及 成本等因素的限制，很难满足高速大数据量的处理要求。此外，传统Gardner算法需要较长 的保护间隔，无法保证在突发通信系统中有效接收数据开始之前收敛。
发明内容
本发明的目的是提供一种并行无数据辅助时钟恢复方法及其系统，该方法及系统 适用于无线突发通信系统中，能够满足高速大数据量的处理要求，并在突发通信模式下快 速完成时钟恢复，可克服现有技术的不足。
为实现上述目的，本发明采用如下技术方案。
本发明提供了一种并行无数据辅助时钟恢复方法，该方法包括步骤
SI.将接收到的数据存储到RAM或FIFO中； S2.在数据存储到RAM的同时，执行并行循环Gardner算法，从所述RAM中读取数 据，进行时钟恢复； S3.执行并行Gardner算法，从所述FIFO中读取数据，进行时钟恢复；
S4.输出最终时钟恢复数据。 其中，在步骤SI中，将前NK个符号数据存储到所述RAM中，从第NK+1个符号数据开 始，将剩余符号数据存储到所述FIFO中。 其中，所述并行Gardner算法环路滤波器及内插参数的初始值由所述并行循环 Gardner算法设定。 其中，步骤S2进一步包括S21.初始化并行循环Gardner算法的各参数，设定读 取次数；S22.从所述RAM中读取数据；S23.内插输入控制；S24.插值运算；S25.内插输出 控制及丢点处理；S26.m倍抽取，输出只包含零点及最佳采样点的数据；S27.计算时钟误 差；S28.环路滤波；S29.内插控制；S210.若达到设定的读取次数，结束时钟恢复，否则，返 回步骤S22。 其中，所述设定的读取次数为奇数。 其中，在步骤S22中，从所述RAM中正反相间读取数据，每次读取NP个符号数据作 为一个数据组输出，同时标识发生正反转换的数据组，并记录正向或反向最后一个数据在 所述标识的数据组中的位置。 其中，在步骤S23中，内插输入控制的方法为接收从所述RAM中读取的数据，更新
数据缓存区，然后输出NP路数据，每路数据包括N工个符号，N工为参与插值运算的数据数。 其中，在步骤S24中，进行NP路并行插值运算，输出NP个插值后数据。 其中，在步骤S25中，内插输出控制的方法为将Np个插值后的有效数据写入执行
内插输出控制的单元的FIFO中，若所述执行内插输出控制的单元的FIFO中写入的有效数
据长度大于等于NP，则并行输出NP个数据，否则不输出数据，所述丢点处理在正反转换处完成。 其中，在步骤S27中，采用并行算法同时计算多路误差，输出多路误差的和。 其中，在步骤S29中，根据上一个数据组插值后数据是否跳点、以及本数据组是否
发生正反转换来计算内插控制参数，并标识每一路插值计算数据是否有效。 其中，步骤S3进一步包括步骤S31.初始化并行Gardner算法的各参数；S32.从
所述FIFO中读取数据；S33.内插输入控制；S34.插值运算；S35.内插输出控制；S36. m倍
抽取，输出只包含零点及最佳采样点的数据；S37.计算时钟误差；S38.环路滤波；S39.内
插控制；S310.若FIF0为空，则时钟恢复结束，否则，返回步骤S32。 其中，在步骤S32中，从所述FIFO中按顺序读取数据，每次读取NP个符号数据作为一个数据组输出，直至所述FIFO为空。 其中，在步骤S33中，内插输入控制的方法为接收从所述FIFO中读取的数据，更 新数据缓存区，然后输出Np路数据，每路数据包括N工个符号，N工为参与插值运算的数据数。
其中，在步骤S34中，进行NP路并行插值运算，输出NP个插值后数据。
其中，在步骤S35中，内插输出控制的方法为将所述Np个插值后有效数据写入执 行内插输出控制的单元的FIFO中，若所述执行内插输出控制的单元的FIFO中写入的有效 数据长度大于等于NP，则并行输出NP个数据，否则不输出数据。 其中，在步骤S37中，采用并行算法同时计算多路误差，输出多路误差的和。
其中，在步骤S39中，根据上一个数据组插值后数据是否跳点计算内插控制参数， 并标识每一路插值计算数据是否为有效。 本发明还提供了一种并行数据辅助时钟恢复系统，该系统包括记录控制模块，用 于将接收到的数据存储到RAM或FIFO中；并行循环Gardner算法模块，用于在数据存储 到RAM的同时，执行并行循环Gardner算法，从所述RAM中读取数据，进行时钟恢复；并行 Gardner算法模块，用于执行并行Gardner算法，从所述FIFO中读取数据，进行时钟恢复； 输出控制模块，用于输出最终时钟恢复数据。 本发明在传统Gardner算法理论基础之上，采用并行处理技术，提高了处理速度， 可满足高速大数据量的处理要求；此外，采用了修正后的并行循环Gardner算法，进而保证 在突发通信模式下可快速完成时钟恢复。
图1为传统Gardner算法原理框图； 图2为传统Gardner及本发明中的环路滤波器原理图； 图3为依照本发明一种实施方式的并行无数据辅助时钟恢复方法及其系统原理 框图； 图4为依照本发明一种实施方式的并行无数据辅助时钟恢复方法流程图； 图5为依照本发明一种实施方式的并行无数据辅助时钟恢复方法中并行循环
Gardner算法原理框图； 图6为依照本发明一种实施方式的并行无数据辅助时钟恢复方法中并行循环 Gardner算法流程图； 图7为依照本发明一种实施方式的并行无数据辅助时钟恢复方法中并行循环 Gardner算法丢点处理示意图； 图8为依照本发明一种实施方式的并行无数据辅助时钟恢复方法中并行Gardner 算法原理框图； 图9为依照本发明一种实施方式的并行无数据辅助时钟恢复方法中并行Gardner 算法流程图。
具体实施例方式
本发明提出的并行无数据辅助时钟恢复方法及其系统，结合附图和实施例说明如 下。
6
如图3所示为本发明提供的一种基于并行数据辅助时钟恢复方法及其系统原理 框图。由于高速突发通信的数据量大，无法将数据全部存储，因此存储过程分为两步记录 控制模块100先将最初接收的NK个过采样符号数据存储到RAM中；然后从第NK+1个数据开 始，将剩余符号数据存储到FIFO中，直至突发数据结束；在数据存储到RAM的同时并行循环 Gardner算法模块200执行并行循环Gardner算法，从RAM中正反相间读取数据，以用少量 数据完成时钟恢复，输出时钟恢复后的单倍符号速率数据到输出控制模块400，并设置并行 Gardner算法模块300环路滤波器及内插参数的初始值；并行Gardner算法模块300在并 行循环Gardner算法模块200工作结束之后开始执行，从FIFO中按照顺序读取数据，进行 时钟恢复，输出时钟恢复后的单倍符号速率数据到输出控制模块400 ;输出控制模块400输 出最终时钟恢复数据。其中，FIFO的大小应当足够大，以保证在并行Gardner算法执行前 数据不溢出。 具体的，如图4所示，依照本发明一种实施方式的适用于无线突发信道的并行无
数据辅助时钟恢复方法包括步骤 SI.将接收到的数据存储到RAM或FIFO中； 其中，最初接收的NK个过采样符号数据存储到RAM中；从第NK+1个数据开始，剩余 符号数据存储到FIFO中，直至突发数据结束。 S2.在数据存储到RAM的同时，执行并行循环Gardner算法，从RAM中读取数据，进 行时钟恢复； S3.执行并行Gardner算法，从FIFO中读取数据，进行时钟恢复；
S4.输出最终时钟恢复数据。 本发明采用先存储后处理的方法，以保证有效数据不丢失，其中，对于存储到RAM 中的数据，采用并行循环Gardner算法进行处理；对于存储到FIFO中的数据，采用并行 Gardner算法进行处理。并行Gardner算法环路滤波器及内插参数的初始值由并行循环 Gardner算法设定。 其中，如图5所示为并行循环Gardner模块200所执行的并行循环Gardner算法 原理框图。并行循环Gardner模块200从RAM中正反相间读取数据，将时钟恢复后的单倍 符号速率数据输出到输出控制模块400，并设置并行Gardner算法模块300环路滤波器及 内插参数的初始值。该算法每次从RAM中读取Np个符号数据，然后进行Np路并行计算。如 图6所示，该算法即步骤S2进一步包括S21.初始化并行循环Gardner算法的各参数，设定 读取次数；S22.从RAM中读取数据；S23.内插输入控制；S24.插值运算；S25.内插输出控 制及丢点处理；S26.m倍抽取，输出只包含零点及最佳采样点的数据；S27.计算时钟误差； S28.环路滤波；S29.内插控制；S210.若达到设定的读取次数L，结束时钟恢复，否则，返回 步骤S22。 其中，在步骤S22中，从RAM中正反相间读取数据，每次读取Np个符号数据作为一 个数据组输出，同时标识发生正反转换的数据组，即若该数据组中包含正向最大地址数据 或反向零地址数据，则标识该组数据，并记录正向或反向最后一个数据在数据组中的位置， 正反相间反复读取数据共L次，L为设定的读取次数，为保证数据正向输出，L设定为奇数。
步骤S23的作用是为NP路并行插值器输入正确的数据。其中，并行循环Gardner 算法模块200中执行内插输入控制的单元是长度为NP+Nfl的数据缓存区，该单元接收从RAM中读取的NP路数据，更新数据缓存区，然后输出NP路数据，每路数据包括N工个符号，N工 为参与插值运算的数据数。 在步骤S24中，并行循环Gardner算法模块200中执行插值运算的并行插值器进 行Np路并行插值运算，Np路并行插值器的插值函数相同，输出NP个插值后数据。
在步骤S25中，并行循环Gardner算法模块200中执行内插输出控制的单元采用 长度为2NP的FIFO结构，内插输出控制的方法为将1 NP路插值后的有效数据依次写入 该单元的FIFO中，若该单元的FIFO中写入的有效数据长度大于等于Np，则并行输出Np个 数据，否则不输出数据。丢点处理在数据正反转换处完成，其目的是丢弃插值后的若干个数 据，保证只利用零点及最佳采样点进行时钟误差检测，同时保证环路滤波器的稳定性。图7 所示为丢点处理示意图，图中实心圆黑点表示采样点，空心圆点表示保留的插值点，空心方 形点表示丢弃的插值点，E点为正向最后一个采样点，A点为利用正向最后4个采样数据所 得的插值点，B点为利用反向数据所保留的第一个插值点，E点在反向时重复一次。图中所 示为采样时钟略高于4倍符号速率，N工=4的情形，由于正反重复，采样数据是左右对称的。 插值后的数据点可以分为四类，分别属于最佳采样点集S，最佳采样点到零点之间的过渡点 集T1，零点集Z及零点到最佳采样点之间的过渡点集T2。图7(a) (d)分别表示点A属于 集合S、 Tl、 Z及T2的情况，丢点处理后，B分别属于Tl、 Z、 T2及S。其规律是，在正反转换 处，当A G S时，丢弃4个插值点，B G Tl ;当A G Tl时，丢弃6个插值点，B G Z ;当A G Z 时，丢弃4个插值点，B G T2 ;当A G T2时，丢弃6个插值点，B G S。
在步骤S26中，执行m倍抽取保证输出零点及最佳采样点以进行时钟误差检测。
在步骤S27中，并行循环Gardner算法模块200中执行计算时钟误差的单元采用 并行算法同时计算多路误差，最终输出误差为多路误差的和。 在步骤S28中，优选地采用式H(Z) = g + T^T进行环路滤波。
1一Z 在步骤S29中，并行循环Gardner算法模块200中执行内插控制的单元根据上一 个数据组插值后数据是否跳点，以及本数据组是否发生正反转换等标志计算内插控制参 数，并设置每一路插值计算数据是否有效的标志。 并行Gardner模块300执行步骤S3的原理框图如图8所示，该算法每次从FIFO 中顺序读取Np个数据，进行Np路并行计算。该算法环路滤波器及内插控制的初始值从并行 循环Gardner算法模块200中获取。如图9所示，该方法即步骤S3进一步包括步骤S31. 初始化并行Gardner算法的各参数；S32.从FIFO中读取数据；S33.内插输入控制；S34.插 值运算；S35.内插输出控制；S36.m倍抽取，输出只包含零点及最佳采样点的数据；S37.计 算时钟误差；S38.环路滤波；S39.内插控制；S310.若FIFO为空，则时钟恢复结束，否则，返 回步骤S32。 其中，在步骤S32中，从FIFO中顺序读取数据，每次读取Np个符号数据作为一个 数据组并行输出，直至FIFO为空。 在步骤S33中，并行Gardner算法模块300中执行内插输入控制的单元是长度为 NP+Nfl的数据缓存区，该单元接收从FIF0中读取的数据，更新数据缓存区，然后输出Np路 数据，每路数据N工个符号，N工为参与插值运算的数据数，其作用是为Np路并行插值器输入正 确的数据。
在步骤S34中，并行Gardner算法模块300中执行插值运算的并行插值器进行NP 路并行插值运算，输出Np个插值后数据，Np路并行插值器的插值函数相同。
在步骤S35中，并行Gardner算法模块300中执行内插输出控制的单元采用长度 为2NP的FIFO结构，将1 Np路插值后的有效数据依次写入该单元的FIFO中，若该单元的 FIFO中写入的有效数据长度大于等于Np，则并行输出Np个数据，否则不输出数据。
在步骤S36中，执行m倍抽取保证输出零点及最佳采样点以进行时钟误差检测。
在步骤S37中，并行Gardner算法模块300中执行计算时钟误差的单元采用并行 算法同时计算多路误差，输出多路误差的和。 在步骤S38中，优选地采用式^(Z) = gp +7^1"进行环路滤波。
i 一 Z 在步骤S29中，并行Gardner算法模块300中执行内插控制的单元根据上一个数 据组插值后数据是否跳点计算内插控制参数，并设置每一路插值计算数据是否有效的标
志o 实施例 本实施例的无线突发通信系统中，发送端选择QPSK调制方式，发送的突发数据长 度为2.5M个符号，开始的30个符号为保护间隔，可以丢弃。在接收端，进行近似4倍过采 样，每个采样数据用8bits表示，fs/f = 4. 008， fs为采样速率，f为符号速率。在记录控制 模块控制下，前2048个符号数据写入RAM, RAM需要存储1、Q两路信号，大小为4096字节，从 第2049个符号开始，写入FIFO，直到数据结束。FIFO的大小足够大，以保证在并行Gardner 算法执行前数据不溢出。 在向RAM写入数据的同时，并行循环Gardner算法开始执行，设定正反相间反复读
取L = 5次数据，最终保证数据正向输出。选择NP = 8路并行计算，即每次从RAM中I、Q两
路各读取8个数据，插值运算中N工=4，选择Cubic插值函数，具体步骤如下 S101.置初值，设置并行循环Gardner算法中插值估值整数部分叫,j = O，插值估
值分数部分y 。,j = 0， j = 1，2， . . . ， Np，标记正反转换标志R印eat—flag = O，正反转换位
置R印eat—Position = 0 J兆点标志Jump_flag = O，重复次数L， = 0。 S102.从RAM中每次读取Np二8个符号数据作为一个数据组并行处理。若该数据组
中数据包含正向最大地址数据，或者反向0地址数据，设置该组正反转换标志R印eat—flag
=1，同时记录下正向或反向最后一个数据在组中的位置R印eat—Position，1《R印eat—
Position《Np。 S103.内插输入控制，为Np路并行插值器输入正确的数据。其输入为从RAM中读 取的Np个数据，输出是Np路并行插值器的输入数据，每路数据为N工个符号。内插输入控制 单元是长度为NP+Nfl = 11的数据缓存区，若输入数据为din(iTs)，i = 1，2，…，Np，则内插 输入控制首先进行数据更新 3 (6) <formula>formula see original document page 9</formula>
即将其缓存区中的后Nfl个数据依次移到最前端，从第N工个数据开始依次为从 RAM中读取的数据。其输出为NP路并行插值器的输入数据。
ri.(iTs) = dICI[(i+j-l)Ts]，
1，2，…，N工，j = 1，2，
(7)
"I水港数据。
其中rj(iTs)表示第j路插值器的第 S104.进行插值运算
0 ( C + A,/, ) = SO [( -0 K j ^ + A/ J ^ —
(8) Np路并行插值器的插值函数相同，在本实施例中插值后数据是4倍符号速率。
S105.内插输出控制及丢点处理，将1 NP路插值后有效数据依次写入内插输出 控制FIF0中。若第j路插值器数据有效信号EnableJ)ut(j) = 1，则该路数据进入FIFO, 否则跳过此点不予处理。若该组数据R印eat—flag = l，根据R印eat—Position位置点为零 点，最佳采样点或过渡点，按照图7所示方法进行丢点处理。如果所丢的Nd个点中有^个 无效数据点，即Ne个Enable_0ut (j) = 0的点，则Nd = Nd+Ne。此丢点过程涉及多组数据， 与并行路数NP有关。当内插输出控制FIFO中的有效数据长度大于等于NP，则输出NP个数 据到下一单元，否则不输出数据。 S106. m倍抽取，在本实施例中为2倍抽取，保留奇数点。输入为NP = 8路并行数 据，输出为4路并行数据，只包含零点及最佳采样点，输出数据分别为零点Zn(1)， 、(3)，最
佳采样点、(2)，Zn(4)。 S107.计算时钟误差； 采用式e = Re {z ("r+77 2+m [z* ("r+r+^ r)—z* ("r+^r)]}计算时
钟误差，具体为
、,Rek(l)[z;(2)一"(4)J e ,2=Re{z (3)[z:(4)-z:(2)]}
(9)
这里、—J4)为上组数据的最后一个最佳采样点，en为输出的时钟误差。
S108.环路滤波，环路滤波器原理图如图2所示，其转移函数同(3)式，即为
//"(z)=g
1 '
其中gp = l/28， gi = 1/215为常数，滤波输出为w(mn)。 S109.计算内插控制参数，其进一步包括步骤 S109. 1若上组数据并行计算没有发生跳点，即JUmp_flag
O，则
p +咖") /」,= 2，…，WP
A"+i，) = + ,y).力= 1,2,…，Wp
否则，若Jump_flag = l，则
(10)
10
附"+i = ++ 一"). ( / —1)」，7. = 2,3，..., TV" "=+ WK,;.).(卜1),; = 2， 3,…，7Vp
S109. 2如果从第J个数据开始，P n+1, j > 1 ， J《j《Np，则
— OW (力=1， 1《y < J 肠6/e — (9wf (力=1， 《/ < ^ !
(11)
< j《ND
'"+W-i
modl,J"〈 7'^ ^
(12)
(13)
S109. 3若该组标记R印eat—flag = l，则 S109. 3. 1若R印eat—Position < N。，贝U
n+l, j
n+l， Repeat—Positi
)n+w(mn) (j_Reapeat_Position_l) ， Reapeat_Position
(14)
X寸于j > Reapeat—Position，重复S109. 2。 S109. 3. 2若R印eat—Position = NP，贝U
/Vp=1_^Vp (15)
即重新设置用于下一组数据运算的A"A 。
S109. 4若存在Enable_0ut (j) = 0， 1《j《Np，则置Jump_f lag = 1，否则Jump_
flag = 0。 S110.当重复次数达到设定读取次数L时，结束，否则返回到步骤S102。
并行循环Gardner算法将时钟恢复后数据输出到输出控制模块，算法结束后，启 动并行Gardner算法，并将参数/^, 及环路滤波器输出值传递给并行Gardner算法模块。 并行Gardner算法选择NP = 8路并行计算，即每次从FIFO中I、Q两路各读取8个数据，插 值运算N工=4，选择Cubic插值函数，具体步骤如下 S201.置初值，并行Gardner算法的插值估值整数部分叫,j = O，插值估值分数部 分ii 。,j，环路滤波器初始值由并行循环Gardner算法设定，j = 1，2，， Np。
S202.从FIFO中每次读取NP = 8个符号数据作为一组并行处理。
S203.内插输入控制，作用是为Np路并行插值器输入正确的数据。其输入为从 FIFO中读取的NP个数据，输出是NP路并行插值器的输入数据，每路数据为N工个符号。内插 输入控制是长度为Np+Nfl = 11的数据缓存区，若输入数据为din(iTs)，i = 1，2，…，Np，则 内插输入控制首先利用(6)式进行数据更新，即将其缓存区中的后Nfl个数据依次移到最 前端，从N工个数据开始依次为从FIFO中读取的数据。其输出为NP路并行插值器的输入数 据，公式同(7)式。
S204.进行插值运算，用(8)式进行插值运算，Np路并行插值器的插值函数相同， 在本实施例中插值后数据是4倍符号速率。 S205.内插输出控制，将l Np路插值后有效数据依次写入内插输出控制FIFO中。 若第j路插值器数据有效信号EnableJ)ut (j) = 1，则该路数据进入FIFO,否则跳过此点不 予处理。当内插输出控制FIFO中的有效数据长度大于等于NP，则输出NP个数据到下一模 块，否则不输出数据。 S206.m倍抽取，在本实施例中为2倍抽取，保留奇数点。输入为NP = 8路并行数 据，输出为4路并行数据，只包含零点及最佳采样点，输出数据分别为零点Zn(1)， 、(3)，最
佳采样点、(2)，Zn(4)。 S207.计算时钟误差，利用(9)式计算时钟误差。 S208.环路滤波，环路滤波器原理图如图2所示，其转移函数同(3)式，其中gp = 1/28， gi = 1/215为常数，输出为w(mn)。
S209.计算内插控制参数 S209. 1若上组数据并行计算没有发生跳点，即JUmp_flag = O，则利用(10)式计 算HWj及Pn+1,j， j = 1，2，…，Np，否贝U，若Jump_flag = l，则利用(11)式计算。
S209.2如果从第J个数据开始，iin+1,j^ 1，J《j《Np，则用(12)式确定Enable— Out(j) ， 1《j《Np，用(13)式更新ii n+1,j， J《j《Np。 S209. 3若存在Enable_Out (j) = 0， 1《j《Np，则置Jump_f lag = 1，否则Jump_ flag = 0。 S210.当FIF0中数据为空，结束，否则返回到步骤S202。 输出控制模块控制输出并行循环Gardner算法或并行Gardner算法时钟恢复后单 倍符号速率数据。 以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通 技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有 等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
权利要求
一种并行无数据辅助时钟恢复方法，该方法包括步骤S1.将接收到的数据存储到RAM或FIFO中；S2.在数据存储到RAM的同时，执行并行循环Gardner算法，从所述RAM中读取数据，进行时钟恢复；S3.执行并行Gardner算法，从所述FIFO中读取数据，进行时钟恢复；S4.输出最终时钟恢复数据。
2. 如权利要求1所述的并行无数据辅助时钟恢复方法，其特征在于，在步骤S1中，将 前NK个符号数据存储到所述RAM中，从第NK+1个符号数据开始，将剩余符号数据存储到所述 FIFO中。
3. 如权利要求2所述的并行无数据辅助时钟恢复方法，其特征在于，所述并行Gardner 算法环路滤波器及内插参数的初始值由所述并行循环Gardner算法设定。
4. 如权利要求3所述的并行无数据辅助时钟恢复方法，其特征在于，步骤S2进一步包括521. 初始化并行循环Gardner算法的各参数，设定读取次数；522. 从所述RAM中读取数据；523. 内插输入控制；524. 插值运算；525. 内插输出控制及丢点处理；526. m倍抽取，输出只包含零点及最佳采样点的数据；527. 计算时钟误差；528. 环路滤波；529. 内插控制；S210.若达到设定的读取次数，结束时钟恢复，否则，返回步骤S22。
5. 如权利要求4所述的并行无数据辅助时钟恢复方法，其特征在于，所述设定的读取 次数为奇数。
6. 如权利要求4所述的并行无数据辅助时钟恢复方法，其特征在于，在步骤S22中，从 所述RAM中正反相间读取数据，每次读取NP个符号数据作为一个数据组输出，同时标识发 生正反转换的数据组，并记录正向或反向最后一个数据在所述标识的数据组中的位置。
7. 如权利要求4所述的并行无数据辅助时钟恢复方法，其特征在于，在步骤S23中，内 插输入控制的方法为接收从所述RAM中读取的数据，更新数据缓存区，然后输出NP路数 据，每路数据包括N工个符号，N工为参与插值运算的数据数。
8. 如权利要求4所述的并行无数据辅助时钟恢复方法，其特征在于，在步骤S24中，进 行Np路并行插值运算，输出Np个插值后数据。
9. 如权利要求8所述的并行无数据辅助时钟恢复方法，其特征在于，在步骤S25中，内 插输出控制的方法为将Np个插值后的有效数据写入执行内插输出控制的单元的FIFO中， 若所述执行内插输出控制的单元的FIFO中写入的有效数据长度大于等于Np，则并行输出Np 个数据，否则不输出数据，所述丢点处理在正反转换处完成。
10. 如权利要求4所述的并行无数据辅助时钟恢复方法，其特征在于，在步骤S27中，采 用并行算法同时计算多路误差，输出多路误差的和。
11. 如权利要求4所述的并行无数据辅助时钟恢复方法，其特征在于，在步骤S29中，根 据上一个数据组插值后数据是否跳点、以及本数据组是否发生正反转换来计算内插控制参 数，并标识每一路插值计算数据是否有效。
12. 如权利要求3所述的并行无数据辅助时钟恢复方法，其特征在于，步骤S3进一步包 括步骤531. 初始化并行Gardner算法的各参数；532. 从所述FIF0中读取数据；533. 内插输入控制；534. 插值运算；535. 内插输出控制；536. m倍抽取，输出只包含零点及最佳采样点的数据；537. 计算时钟误差；538. 环路滤波；539. 内插控制；S310.若FIFO为空，则时钟恢复结束，否则，返回步骤S32。
13. 如权利要求12所述的并行无数据辅助时钟恢复方法，其特征在于，在步骤S32中， 从所述FIFO中按顺序读取数据，每次读取NP个符号数据作为一个数据组输出，直至所述 FIF0为空。
14. 如权利要求12所述的并行无数据辅助时钟恢复方法，其特征在于，在步骤S33中， 内插输入控制的方法为接收从所述FIFO中读取的数据，更新数据缓存区，然后输出NP路 数据，每路数据包括N工个符号，N工为参与插值运算的数据数。
15. 如权利要求12所述的并行无数据辅助时钟恢复方法，其特征在于，在步骤S34中， 进行Np路并行插值运算，输出Np个插值后数据。
16. 如权利要求15所述的并行无数据辅助时钟恢复方法，其特征在于，在步骤S35 中，内插输出控制的方法为将所述Np个插值后有效数据写入执行内插输出控制的单元的 FIFO中，若所述执行内插输出控制的单元的FIFO中写入的有效数据长度大于等于Np，则并 行输出NP个数据，否则不输出数据。
17. 如权利要求12所述的并行无数据辅助时钟恢复方法，其特征在于，在步骤S37中， 采用并行算法同时计算多路误差，输出多路误差的和。
18. 如权利要求12所述的并行无数据辅助时钟恢复方法，其特征在于，在步骤S39中， 根据上一个数据组插值后数据是否跳点计算内插控制参数，并标识每一路插值计算数据是 否为有效。
19. 一种并行数据辅助时钟恢复系统，该系统包括 记录控制模块，用于将接收到的数据存储到RAM或FIFO中；并行循环Gardner算法模块，用于在数据存储到RAM的同时，执行并行循环Gardner算 法，从所述RAM中读取数据，进行时钟恢复；并行Gardner算法模块，用于执行并行Gardner算法，从所述FIFO中读取数据，进行时 钟恢复；输出控制模块，用于输出最终时钟恢复数据。
全文摘要
本发明涉及一种并行无数据辅助时钟恢复方法及其系统，该方法包括步骤将接收到的数据存储到RAM或FIFO中；在数据存储到RAM的同时，执行并行循环Gardner算法，从所述RAM中读取数据，进行时钟恢复；执行并行Gardner算法，从所述FIFO中读取数据，进行时钟恢复；输出最终时钟恢复数据。本发明的方法及其系统适用于无线突发通信系统中，能够满足高速大数据量的处理要求，并在突发通信模式下快速完成时钟恢复，可克服现有技术的不足。
文档编号H04L7/00GK101719819SQ200910241629
公开日2010年6月2日 申请日期2009年11月27日 优先权日2009年11月27日
发明者万晓峰, 张国敬, 张彧, 杨再初, 杨知行, 邱松 申请人:清华大学