专利名称：具备上行噪声抑制功能的gsm数字选频光纤直放站的制作方法
技术领域：
本实用新型涉及一种移动通信信号的覆盖系统，特别是涉及一种具备上行噪声抑 制功能的GSM数字选频光纤直放站。
背景技术：
在移动通信迅速发展的今天，无论何种无线通信的覆盖区域由于射频信号传播特 性和人工或自然物体的遮挡，经常会出现盲区、弱信号区，这些区域容易出现接通率低、漫 游不畅、掉话甚至接收不到信号等现象，给GSM手机用户带来不便。GSM数字选频光纤直放 站是一种中继产品，它能有效的解决此类问题，它具备体积小、成本低、安装方便、便于维护 等优点，成为极其重要的网络优化手段，以提高通信质量，解决弱信号区和盲区的掉话等问 题，给网络建设带来极大的便利。 GSM光纤直放站一般为传统的模拟GSM光纤直放站，其原理比较简单，上下行链路 由有源射频信号放大模块、无源滤波模块和模拟光端机组成，在实际应用当中无法避免抬 高基站上行接收机的底噪声电平，这样所带来的主要缺点是在需要多台GSM光纤直放站 并联使用的应用场景时，基站上行底噪声电平是叠加的，会明显抬高基站上行接收机的底 噪声电平，影响基站上行接收机的灵敏度，也就限制了在同一小区下使用GSM光纤直放站 的数量，这就要求有能够具备上行噪声抑制功能的GSM数字选频光纤直放站的设备。
发明内容鉴于上述现有技术存在的不足，本实用新型的目的是提供一种具备上行噪声抑制 功能的GSM数字选频光纤直放站，能够有效解决了同一小区有源设备多噪声累积严重的问 题。 本实用新型是这样实现的，一种具备上行噪声抑制功能的GSM数字选频光纤直放 站，包括近端机和远端机，其特征在于所述的近端机包括介质双工器、衰减变频模块、数字 处理模块；所述的介质双工器的下行输出端通过衰减变频模块与数字处理模块的输入端 相连接，所述的数字处理模块的输出端通过衰减变频模块与介质双工器的上行输入端相连 接；所述的数字处理模块的另一输出端通过光纤与远端机相连； 所述远端机包括双工器、功放、低噪放、变频模块及数字处理模块；所述的双工器
的上行输出端依次通过低噪放、变频模块与数字处理模块的输入端相连接；所述的数字处
理模块的输出端依次通过变频模块、功放与双工器的下行输入端相连接。 本实用新型基于软件无线电技术的GSM数字选频光纤直放站是采用标准CPRI接
口 ，运用功能强大的FPGA器件对数字化后的GSM上行时域信号进行处理，由于GSM系统空
中接口采用TDMA复用方式，GSM载波的每个载波可提供八个接入时隙，每个时隙均可承载
一个指定用户，即每个载波的某个指定时隙只会有一个用户接入，因此在同一小区内同时
使用多台GSM数字选频光纤直放站的情况下，通过软件无线电技术使在同一小区内使用的
各设备都具备上行噪声抑制功能，该技术利用GSM系统用户时分接入及上行同步、功率检测技术有效抑制各空闲工作时隙噪声电平，可以确保在任一时隙上对原基站只引入一台设 备的上行噪声电平而无多噪声累积现象，系统中任一设备都不会对其它设备造成噪声抬 升，能够有效解决了同一小区有源设备多噪声累积严重的问题。同时它具有星型、菊花链型 及混合型组网特性，支持4路并联星型和6级菊花链型组网能力，可处理的载波容量为双向 12路200KHz带宽的载波数，各载波的总带宽不小于30MHz。
图1是本实用新型实施例近端机原理框图。 图2是本实用新型实施例远端机原理框图。 图3是本实用新型实施例数字处理模块原理框图。 图4是本实用新型实施例近端机衰减变频模块工作原理示意图。 图5是实用新型实施例远端机变频模块工作原理示意图。 图6是本实用新型GSM数字选频光纤直放站组网工作示意图。
具体实施方式如图1、图2及图3所示，本实用新型提供一种具备上行噪声抑制功能的GSM数字
选频光纤直放站，包括近端机和远端机，其特征在于所述的近端机包括介质双工器、衰减
变频模块、数字处理模块；所述的介质双工器的下行输出端通过衰减变频模块与数字处理
模块的输入端相连接，所述的数字处理模块的输出端通过衰减变频模块与介质双工器的上
行输入端相连接；所述的数字处理模块的另一输出端通过光纤与远端机相连； 所述远端机包括双工器、功放、低噪放、变频模块及数字处理模块；所述的双工器
的上行输出端依次通过低噪放、变频模块与数字处理模块的输入端相连接；所述的数字处
理模块的输出端依次通过变频模块、功放与双工器的下行输入端相连接。 所述的数字处理模块包括MCU、 A/D转换器、D/A转换器、时钟产生及分配模块、
FPGA模块、Sedes模块及光纤收发模块；所述的A/D转换器、D/A转换器分别与FPGA模块相
连接，所述的FPGA模块的输出端依次连接有Sedes模块及光纤收发模块；所述的MCU负责
对各功能单元进行数据配置和有效监控，所述时钟产生及分配模块为系统提供时钟脉冲。 为了进一步说明本实用新型各单元的工作原理，
以下结合附图对各模块的工作过
程进行说明 1、近端机的工作流程请参照图1，图1所示的是近端机原理框图，其下行链路是 GSM下行信号通过耦合器从基站主天线的下行信号耦合至介质双工器，经过衰减变频模块 的下变频将GSM信号分别下变至中频信号，然后由数字处理模块分别对其进行AD带通采样 达到可操作范围，再运用FPGA分别对数字化后的GSM中频信号进行数字下变频(DDC)等 数字域的处理后，再按CPRI标准帧格式进行打包成串行数据由数字光端机传输至远端机， 远端机的数字处理模块收到数据后对其按CPRI协议进行解帧、配置后，经过数字上变频 (DUC)并进行多级的低通滤波处理，再由D/A将GSM数字化后的信号恢复为中频信号，再经 变频模块的上变频分别将信号上变至射频信号，最后恢复出的GSM射频信号经大功率线性 功放放大再经双工器滤波从重发天线分别发射至覆盖区域。 上行链路是GSM上行信号通过双工器滤波处理后，经过低噪声放大器进行放大和变频模块的下变频将GSM信号下变到中频信号，然后由数字处理模块分别对其进行AD带 通采样，再经FPGA对数字化后的GSM中频信号进行噪声抑制功能处理、数字下变频(DDC) 和多级的低通滤波处理，再按CPRI标准帧格式进行打包成串行数据由数字光端机传输至 近端机，近端机的数字处理模块收到数据后对其按CPRI协议进行解帧、配置后，经过数字 上变频(DUC)并进行多级的低通滤波处理，再由D/A将GSM数字化后的信号恢复为中频信 号，再经衰减变频模块的上变频将信号上变恢复至射频信号，最后通过耦合器将GSM信号 耦合至基站。 2、数字处理模块的工作流程请参阅图3，图3是数字处理模块原理框图，其下行 信号链路是前端变频后的GSM中频信号经过AD的带通采样后，通过FPGA芯片对AD采样 后的GSM下行信号进行功率的包络检波，取得原基站的同步时钟信号作为对GSM上行时分 信号进行同步并完成数字下变频(DDC)和多级的低通滤波处理，经过数字下变频的GSM基 带信号再按标准CPRI帧格式对数据进行组帧打包并通过Sedes (Serial Deserial串并、并 串器件)模块将串行数据经光收发模块发送到远端机，远端机将光收发模块接收到的串行 数据通过Sedes模块并由FPGA对其进行CPRI解帧将GSM各载波转为基带信号，然后通过 数字上变频(DUC)和多级的低通滤波，将GSM各载波信号恢复到相应频点，最后通过DA将 信号还原为中频信号； 上行信号链路是GSM上行信号经低噪放和模拟混频后得到的中频信号经过AD的
带通采样，然后FPGA芯片利用下行取得的原基站同步信号作为对GSM上行时分信号进行同
步，并对每个上行通道的功率分别进行实时检测，当检测到信号功率超过设置的参考门限
值时则立即将本通道在当前时隙期间进行通道开启处理，否则该通道始终保持关闭状态，
GSM信号经过数字下变频到基带信号，然后按标准CPRI帧格式对数据进行组帧打包并通过
Sedes (SerialDeserial串并、并串器件)模块将串行数据经光收发模块发送到近端机，近
端机将光收发模块接收到的串行数据通过Sedes模块并由FPGA对其进行CPRI解帧将GSM
各载波转为基带信号，然后通过数字上变频(DUC)和多级的低通滤波，将GSM各载波信号恢
复到相应频点，接着进行载波数据叠加，最后通过DA将信号还原为中频信号； 其中，时钟产生及分配模块负责对AD、DA、FPGA和Ssdes等模块提供参考时钟，MCU
负责对各功能单元进行数据配置和有效监控。 3、变频模块的工作流程请参照图4和图5，图4是近端衰减变频模块工作原理示 意图，图5是远端机变频模块工作原理示意图，它们的下行链路GSM的RF信号进来后通过 介质滤波器滤波后，先经高线性混频器下变频到中频信号IF，中频信号再经中频放大后经 过中频声表滤波器进行中频滤波处理，再放大后输出GSM的中频信号。 上行链路GSM的中频信号IF先经中频声表滤波器进行中频滤波处理，放大后再 经高线性混频器上变频到RF信号，混频后再经介质滤波器滤波和信号放大，最后再经一级 介质滤波器滤波输出GSM的RF信号。 其中锁相环采用LMX2531芯片，是一个VC0+PLL的集成芯片，其参考时钟须采用数 字处理模块提供的时钟，以保证信号同步，CPU负责对其进行锁相控制。反之远端变频模块 上下行变频链路经过相类似的步骤。 值得一提的是，本实用新型具有星型、菊花链型及混合型组网特性，支持4路并联 星型和6级菊花链型组网能力，可处理的载波容量为双向12路200KHz带宽的载波数，各载波的总带宽不小于30MHz。如图6所示，GSM(BTS)基站通过耦合器将信号耦合至GSM数 字选频光纤直放站的近端机中，经过近端机对信号的数字化处理并按标准CPRI协议对数 字化后的信号进行传输，将信号分别传输至各覆盖区域的远端机，利用远端机将信号再生、 放大，实现GSM基站信号的拉远覆盖。由于具备上行噪声抑制功能的各GSM数字选频光纤 站远端机单独对所覆盖区域的时隙上行噪声进行控制，因此在同一小区基站并联使用多台 GSM数字选频光纤站远端的情况下可以确保在任一时隙上对原基站只引入一台设备的上行 噪声电平而无多噪声累积现象，系统中任一设备都不会对基站(BTS)造成噪声抬升，完全 消除上行噪声对基站的影响，对同一小区信源基站并联的GSM数字选频光纤站远端机数量 将不受限制，同时由于设备可进行星型、菊花链及混合型组网特性，因此可以进行大规模连 续组网，特别适合于解决对于连续性覆盖要求较高场合的信号覆盖，极大地提升基站网络 利用的效率。 以上所述仅为本实用新型的较佳实施例，凡依本实用新型申请专利范围所做的均 等变化与修饰，皆应属本实用新型的涵盖范围。
权利要求一种具备上行噪声抑制功能的GSM数字选频光纤直放站，包括近端机和远端机，其特征在于所述的近端机包括介质双工器、衰减变频模块、数字处理模块；所述的介质双工器的下行输出端通过衰减变频模块与数字处理模块的输入端相连接，所述的数字处理模块的输出端通过衰减变频模块与介质双工器的上行输入端相连接；所述的数字处理模块的另一输出端通过光纤与远端机相连；所述远端机包括双工器、功放、低噪放、变频模块及数字处理模块；所述的双工器的上行输出端依次通过低噪放、变频模块与数字处理模块的输入端相连接；所述的数字处理模块的输出端依次通过变频模块、功放与双工器的下行输入端相连接。
2. 根据权利要求1所述的具备上行噪声抑制功能的GSM数字选频光纤直放站，其特征 在于所述的数字处理模块包括MCU、 A/D转换器、D/A转换器、时钟产生及分配模块、FPGA 模块、Sedes模块及光纤收发模块；所述的A/D转换器、D/A转换器分别与FPGA模块相连接， 所述的FPGA模块的输出端依次连接有Sedes模块及光纤收发模块；所述的MCU负责对各功 能单元进行数据配置和有效监控，所述时钟产生及分配模块为系统提供时钟脉冲。
专利摘要本实用新型涉及一种具备上行噪声抑制功能的GSM数字选频光纤直放站，包括近端机和远端机，其特征在于所述的近端机包括介质双工器、衰减变频模块、数字处理模块；所述的介质双工器的下行输出端通过衰减变频模块与数字处理模块的输入端相连接，所述的数字处理模块的输出端通过衰减变频模块与介质双工器的上行输入端相连接；所述的数字处理模块的另一输出端通过光纤与远端机相连；本实用新型能够有效解决了同一小区有源设备多噪声累积严重的问题，设计新颖，具有较好的市场价值。
文档编号H04W88/08GK201523456SQ20092031045
公开日2010年7月7日 申请日期2009年9月15日 优先权日2009年9月15日
发明者董文峰 申请人:福建三元达通讯股份有限公司