配置为减少反冲扰动的模拟多路复用器的制作方法

专利名称：配置为减少反冲扰动的模拟多路复用器的制作方法
技术领域：
本发明大体上关于电子电路，且更特定而言本发明关于例如可在数字相机及其它类型的成像装置中结合影像传感器读出而使用的模拟多路复用电路。
背景技术：
一典型电子影像传感器包括以二维阵列配置的许多光二极管或其它感光组件。这些组件亦通常被称为图像组件或“像素”且该对应阵列被称为一像素阵列。入射在该像素阵列上的光藉由感光组件而转换为电荷。使用主动像素传感器(APQ或电荷耦合设备(CCD) 装置自该像素阵列的感光组件读取针对一给定影像捕获期间收集的电荷。为以高速读出该像素阵列，通常有必要在多重模拟读出通道之间共享某种信号处理电路。此多重通道读出装置(arrangement)大体上包括将若干低速模拟通道多路复用为单一高速模拟通道。例如，在使用互补金属氧化物半导体(CMOS)电路而实施的典型APS影像传感器(其在本文中亦被称为CMOS影像传感器)中，低速通道可对应于该像素阵列的各自的列，且该等低速通道的每一者可包含一模拟信号处理器(ASP)及一可编程增益放大器 (PGA)。该高速模拟通道可包含高速PGA或采样采样保持放大器，其耦合至将从像素阵列读取的模拟信号转换为数字影像数据的模拟至数字转换器(ADC)。不幸的是，当将若干低速模拟通道多路复用为单一高速模拟通道时会出现重大的问题。例如，相关于高速PGA的输入切换操作可能会中断低速PGA的适当操作。常规模拟多路复用器无法提供对于这些问题的妥当的解决方案。因此，存在针对改良模拟多路复用装置的需求，其使用在其中通道结合影像读出而将多重低速模拟通道多路复用为单一高速模拟通道的CMOS影像传感器或其它类型的电子影像传感器中。

发明内容
本发明的说明性实施例提供用于促进影像传感器的高速读取的模拟多路复用器。根据本发明的一方面，模拟多路复用器配置为多路复用多个输入模拟信号通道为单一输出模拟信号通道。该模拟多路复用器包括多个相关于所述多个输入模拟信号通道的各自相应输入模拟信号通道的输入采样电路，及具有能够可控制地依次连接至所述多个输入采样电路的每一者的输入的放大器。该模拟多路复用器进一步配置为在连接该输入采样电路的采样组件至该放大器的输入之前的预定时间连接所述多个输入模拟信号通道的至少给定一个至采样电容器或其对应输入采样电路的其它采样组件。该预定时间小于该放大器的采样频率的全频率周期。例如，在两个输入模拟信号通道被多路复用为单一输出模拟信号通道的装置中，该预定时间可大约为放大器采样频率的全频率周期的一半。在一个说明性实施例中，该给定输入采样电路包括正及负输入，其耦合至对应的输入模拟信号通道的各自正及负差分信号线，且该放大器包括具有正及负输入的差分放大器。在本实施例中的该模拟多路复用器配置为在连接该第一及第二采样电容器的各自第二板至该差分放大器的各自正及负输入之前的预定时间，连接该给定输入采样电路的正及负输入至各自第一及第二采样电容器的各自第一板。
在该说明性实施例中的该模拟多路复用器的给定输入采样电路可更特定地包括一组九个开关，包含耦合在该输入采样电路的正输入与第一采样电容器的第一板之间的第一开关，耦合在该输入采样电路的负输入与第二采样电容器的第一板之间的第二开关，耦合在该第一及第二采样电容器的各自第二板与共模电压参考之间的第三及第四开关，及与各自的第一及第二开关及在各自正及负信号路径中的各自第一及第二采样电容器串联配置并耦合在该第一及第二采样电容器的各自第二板与该差分放大器的各自正及负输入的第五及第六开关。该模拟多路复用器可进一步包含耦合在第一及第二采样电容器的各自第一板与各自上与下电压参考之间的第七及第八开关，及耦合在第一及第二采样电容器的各自第一板之间的第九开关。根据本发明的另一方面，该模拟多路复用器可在相关于影像传感器的像素阵列的读出电路中实施。读出电路可为例如与像素阵列整合于影像传感器集成电路中。根据本发明的影像传感器可在数字相机或其它类型的成像设备中实施。该说明性实施例有利地降低或消除可归因于高速通道组件(诸如PGA或DAC)的输入切换的反冲(kiclcback)扰动，藉此改良影像传感器的读出效能。


本发明的以上及其它目的、特征及优点将在结合以下说明及附图时变得显而易见，其中当可能时相同参考数字已用于指定共通于附图的相同特征。图1是具有根据本发明的说明性实施例而配置的CMOS影像传感器的数字相机的方块图；图2是显示图1的数字相机的CMOS影像传感器的部分的更详细视图的方块图；图3显示图2影像传感器的读出电路的一可能实现；图4是图3的读出电路的PGA的示意图；图5说明可能在利用图4的PGA时出现的不期望的反冲扰动；图6是图2的模拟多路复用器的说明性实施例的示意图，该模拟多路复用器被配置为大体上消除结合图5所描述的反冲扰动；图7是说明图6的无反冲的模拟多路复用器的操作的时序图；图8是根据本发明的无反冲的模拟多路复用器的第二说明性实施例的示意图；及图9是根据本发明的无反冲的模拟多路复用器的第三说明性实施例的示意图。
具体实施例方式本文将结合数字相机、影像传感器及相关读出电路的特定实施例而说明本发明。 然而，应了解的是这些例示的装置仅呈现作为实例，且不应被视为以任何方式限制本发明的范围。本领域技术人员将认识到的是所公开的装置可以易懂的方式来调整，以与许多种其它类型的成像设备、影像传感器及相关读出电路共同使用。此外，本发明的该模拟多路复用技术可在除了该等包含影像传感器读出之外的应用中实施。图1显示本发明的说明性实施例中的数字相机100。在该数字相机中，来自主题场景的光被输入到成像级(imaging stage) 102中。该成像级可包括常规组件诸如透镜、中性密度滤光器、光圈及快门。光由成像级102聚焦以在将入射光转换为电子信号的影像传感器104上形成影像。该数字相机100进一步包含处理器106、存储器108、显示器110及一个或多个附加输入/输出(I/O)组件112。尽管显示作为图1的实施例中的分离组件，但是成像级102可与影像传感器104 并可能与数字相机100的一个或多个附加组件整合，以形成一小型化相机模块。该影像传感器104被假定为一 CMOS影像传感器，尽管本发明可使用其它类型的影像传感器而实施，包含例如CCD影像传感器。该影像传感器大体上包括具有多个以列及行配置的像素的一像素阵列并可包含相关于该像素阵列的读出的附加电路。如将在下文中更详细地描述，附加电路可包括例如用于处理从该像素阵列读出的模拟信号的ASP、用于放大该信号的一个或多个PGA，及用于将该信号转换为数字形式的ADC。读出电路的部分可布置在影像传感器的外部，或与像素阵列成一体地形成，例如，形成在具有像素阵列的感光组件或其它组件的一共同集成电路上。影像传感器104将典型地被实现为具有一相关滤色器阵列(CFA)图案的彩色影像传感器。可使用在影像传感器104中的一种类型的CFA图案是熟知的拜耳(Bayer)图案， 其被公开于标题为“彩色成像阵列(Color Imaging Array) ”的美国专利申请第3，971，065 号中，该案以引用的方式并入本文中。可使用在影像传感器104中的CFA图案的其它示例包括公开于标题为“具有改良光敏感度的影像传感器(Image Sensor with Improved Light knsitivity)”的美国专利申请公开案第2007/0024931号中的示例，该案以引用的方式并入本文中。这些方案包含提供某些具有全色光响应的像素的图案。这些图案还大体上在本文中称为“稀疏”CFA图案。以稀疏CFA图案配置的影像传感器展现较高光敏感性且因此充分适合于使用在包括低场景照明、短曝光时间、小孔径或其它对于达到影像传感器的光的数量有所限制的应用中。处理器106可包括例如微处理器、中央处理单元(CPU)、专用集成电路(ASIC)、数字信号处理器(DSP)，或其它处理装置，或多个此类装置的组合。成像级102及影像传感器 104的多种组件可由从该处理器106供应的时序信号或其它信号控制。存储器108可包括任何类型的存储器，诸如(例如)依任何组合的随机存取存储器(RAM)、只读存储器(ROM)、闪存、以盘片为主的存储器、可卸除式存储器或其它类型储存组件。相关于像素阵列的读出及对应影像数据的处理的功能可至少部分地以储存在存储器108中并由处理器106执行的软件形式而实施。由影像传感器104捕获的给定影像可由处理器106储存在存储器108中并呈现在显示器110上。该显示器110典型地为主动矩阵彩色液晶显示器(LCD)，尽管可使用其它类型的显示器。附加的1/0组件112可包括例如多种屏幕上的控制、按钮或其它使用者接口、 网络接口、记忆卡接口等。关于显示在图1中的该类型数字相机的操作的附加细节可在例如上文所引的美国专利申请公开案第2007/0024931号中找到。应了解的是在图1中显示的数字相机可包括本领域技术人员已知类型的附加或替代组件。本文非明确显示或描述的组件可从此项技术中熟知的组件中选择。如前文所注释，本发明可在许多种其它类型的数字相机或成像设备中实施。另外，如上文所提到，本文所描述的实施例的某些方面可至少部分地以藉由一成像设备的一个或多个处理组件执行的软件形式而实施。此软件可根据本文提供的教示以易懂的方式实施，如将被本领域技术人员所了解的那样。图2显示图1的该数字相机100中的该影像传感器104的一更详细视图。在本实施例中的该影像传感器104包括经由多个模拟信号通道202-1、202-2、…、202-N耦合至模拟多路复用器204的一像素阵列200。该像素阵列典型包括多个以行及列配置的感光组件。 感光组件可包括例如光二极管或光电容器。该模拟多路复用器的输出被耦合至将模拟信号转换为数字信号的ADC 206的输入。影像传感器104的组件202、204及206被共同地标识为读出电路210。如上文所指示，此电路将典型地与像素阵列200整合到一个诸如CMOS集成电路的共同集成电路中。模拟多路复用器204在本文亦称为“模拟多路复用电路”的示例。该模拟多路复用器配置为选择性地施加来自多个通道202中的不同通道的模拟读出信号至ADC 206的输入。多个通道202可代表例如相关于像素阵列200的各自列或相关于各自模拟前端信号路径的多个较低速模拟信号处理通道。这些多个低速模拟通道共享包括ADC 206的单一高速模拟通道。该模拟多路复用器因而作用为在低速模拟通道与高速模拟通道之间的切换接口。应注意的是高速模拟通道可包含附加或替代组件。例如，高速PGA可耦合在模拟多路复用器的输出与ADC的输入之间。另外，尽管在此图及本文其它图中仅显示单个高速模拟通道，但给定实施例可包含多个高速模拟通道，其每一者从多个低速模拟通道接收多路复用信号。现参考图3，每一低速模拟信号通道被显示为包括耦合至PGA 302的ASP300。如所指示的那样，明确显示在该图中的该两个通道被表示为通道1及通道2，尽管也可存在其它通道。每一个ASP被表示为ASPl并提供一对输出信号至一个表示为PGAl的PGA的对应输入。ASP 300及PGA 302是影像传感器的慢速ASP电路的部分。这些低速通道使用一模拟多路复用器304而被多路复用至单一高速通道。在本实施例中的高速ASP电路包括高速通道组件306，其可包括ADC、PGA或ADC及PGA的组合。在后者类型的装置中，高速PGA可位于模拟多路复用器304与ADC之间。高速PGA在此图中表示为PGA2。此PGA可另选地被视为包括ADC的前端级。因而，PGA2可被并入ADC中。应注意的是，在即将结合图6至图9而描述的本发明的实施例中，模拟多路复用器 204除了提供多路复用功能外可，其自身可合并PGA2或ADC的输入级。图4显示可对应于图3的PGAl或PGA2的PGA 400。PGA 400包括差分放大器402、 采样开关S、保持开关H、采样电容器Cs及可变反馈电容器Cf。到PGA 400的输入被表示为 Vin+及Vin-，而输出被表示为Vo+及Vo_。，表示为Vrefl及Vref2的第一及第二参考电压也相关于PGA 400。增益是可经由可变反馈电容器Cf的调整而编程的。当结合模拟多路复用器304而使用时，在图4中例示的PGA配置可在读出电路 210中引起“反冲”扰动，该扰动归因于在高速通道组件306中的输入采样电容器上的预置 (pre-condition)电压。现将参考图5描述此反冲扰动。假定该模拟多路复用器304配置为从PGAl 302-1传递差分模拟信号至PGA2的输入采样级500，同时所有其它低速通道被阻断，如在图中的(a)部分所示。理想而言，当输入信号至该模拟多路复用器304，PGA1输出应具有最大信号在顶部边界电压Vt与底部边界电压Vb之间摆动的波形，如在图中的(b)部分所表示。可在数据预备周期内指定具有对应于大约该高速频率周期的一半宽度的采样窗口 502。图中的(c)部分说明可出现于PGAl输出Vo+及Vo-处的，相对于输入采样级500 中的对应电容器预置电压Vc+及Vc-的电压值。该电容器预置电压是在即将关闭输入采样级500的开关之前在该输入电容器上保持的电压。图中说明三种不同情况。在第一种情况中，该电容器预置电压Vc+及Vc-与各自PGAl输出电压Vo+及 Vo-大体上相同。更明确而言，电容器预置电压Vc+及Vc-分别为Vt及Vb，且PGAl输出电压Vo+及Vo-亦分别为Vt及Vb。因此，在PGAl输出电压与各自电容器预置电压之间不存在明显差别，因此没有扰乱经由模拟多路复用器304而反冲回PGA1。在第二种情况中，该PGAl输出电压Vo+及Vo-再次分别为Vt及Vb，但电容器预置电压Vc+及Vc-均接近一共模电压Vcm。因此，PGAl只得驱动单一的边界至边界摆动，即， Vt至Vb，这可导致一些量的反冲扰动。在第三种情况中，该PGAl输出电压Vo+及Vo-再次分别为Vt及Vb，但电容器预置电压Vc+及Vc-分别是Vb及Vt，且因此具有和PGAl输出电压Vo+及Vo-相反的极性。因此，PGAl只得驱动由2(Vt-Vb)给定的全差分摆动，其导致最坏情况的量的反冲扰动。因此，在上文描述的第二及第三情况中，在电容器预置电压与PGAl的对应输出电压之间的差别引起反冲扰动，其被传递通过模拟多路复用器304并回到PGA1。PGAl必须解决此扰动并驱动该输出以达到在PGA2中使用的该高速频率的半周期内的全信号稳定。类似的反冲扰动可出现在当其它低速模拟通道的每一者经由模拟多路复用器304而被连接至PGA2的输入采样级500时。克服反冲扰动的一可行方式是将低速PGAl设计成具有与高速PGA2大体上相同的频宽(bandwidth)及稳定时间(settling time)效能。然而，此方法是有问题的，因为其增大了功率消耗及在影像传感器中的管芯尺寸，藉此负面影响效能及成本。此外，即使PGAl 被设计具有与PGA2相同的频宽及稳定时间，PGAl仍将需要附加时间去解决反冲扰动。因此，在最坏情况的情形中，即使PGAl使用与PGA2相同的放大器设计，它可能仍无法达到信号稳定。本实施例通过配置模拟多路复用器204以避免任何此类扰动达到低速PGA，从而大体上消除了反冲扰动。在本实施例中的模拟多路复用器204因此在本文中被称为无反冲模拟多路复用器。此有利地容许该低速PGAl以降低的频宽及稳定时间效能而实施，导致降低的功率消耗及晶粒尺寸。图6显示模拟被配置为大体上消除了反冲扰动的多路复用器204。多路复用器的操作是以表示为通道1及通道2的两个通道为例而说明的，但所描述的该技术可以易懂的方式延伸以处理更大数目的通道。在本实施例中，模拟多路复用器204将无反冲模拟多路复用功能与高速PGA (诸如本文前文所描述的PGA^的采样及可编程增益功能相组合。下文出于描述之目的而假定模拟多路复用器204合并PGA2。如图6中所显示的模拟多路复用器204包含差分放大器602，采样电容器Cl、C2、 C3及C4，采样开关S及可变反馈电容器Cf。到模拟多路复用器204的通道1输入被假定为对应于低速PGAjPPGAl中的第一个的输出并表示为Vol+及Vol-。类似地，到模拟多路复用器204的通道2输入对应于低速PGA，即PGAl中的第二个的输出并表示为Vo2+及Vo2_。 同样相关于模拟多路复用器204的是表示为Vreft及Vrefb的第一及第二参考电压，及表示为Vcm的共模电压。如图4的低速PGA中，放大器602的增益可经由可变反馈电容器Cf 的调整而编程。假定放大器602在两个模式中操作，一个是重设及采样(rst/sample)模式， 一个是放大模式。后一模式亦在本文称为增益模式。模拟多路复用器204的第一及第二通道进一步包括各自成组的开关Sl至S9及 Sll至S19。开关Sl至S9共同提供对于通道1的差分信号的信号处理功能，而开关Sll至 S19共同提供对于通道2的差分信号的相同信号处理功能。执行类似功能的开关在图中被类似地标示。因而，开关Sl及Sll提供对于各自通道1及2的类似功能，开关S2及S12、 S3及S13等等亦是如此。图7是说明模拟多路复用器204的操作的时序图。该时序图显示根据时间的函数施加到开关S(S1至S9及Sll至S19)的控制信号。还显示了控制信号，其施加到多个保持开关H，该保持开关H未在图6的实施例中使用，但在图8及图9的实施例中使用。假定当一给定的此控制信号在逻辑高水平时，接收该控制信号的任何开关在关闭状态。类似而言， 当给定控制信号在逻辑低水平时，接收该控制信号的任何开关在开启状态。此仅为实例，且其它开关及控制信号配置可使用在替代实施例中。如从该时序图所显见的，特定开关接收相同的控制信号。例如，开关Sl及S2两者接收相同控制信号，开关Sll及S12两者接收相同控制信号，开关S5、S6、S13及S14均接收相同信号，等等。施加到这些S开关的控制信号可视为和模拟多路复用器204的高速放大部分相关的快速频率信号。其亦称为高速频率信号，且是更大体上在本文中称为放大器602的“采样频率”的实例。应注意的是关于图7的时序图，某些较慢控制信号彼此之间以该快速频率信号的半周期来相偏置。例如，相关于开关S5及S6的控制信号与相关于开关Sl及S2的控制信号相偏置了快速频率信号的半周期。本文对于“快速”或“高速”的引用是希望其为相对性术语，例如，为了将PGA2的操作率与PGAl的“慢速”或“低速”操作率区别。该等术语不应解释为限制相关电路到特定操作率或操作率的范围。在图7的时序图中存在四个不同操作阶段，表示为阶段1至阶段4。将主要参考通道1而描述这些阶段。通道2处理类似于在通道1中所描述的，但其利用开关Sll至S19 而非开关Sl至S9，且用采样电容器C3及C4代替采样电容器Cl及C2。在阶段1中，输入开关Sl及S2及输出开关S5及S6开启，其隔离采样电容器Cl 及C2与输入信号Vol+及Vol-。电容器Cl及C2的顶部板分别经由开关S3及S4而被连接至该共模电压Vcm。开关S9关闭，将Cl及C2的底部板一起短路。此阶段作用为一净化过程以中和自先前阶段残留在Cl及C2上的任何信号。在多数情形中，残留在这些采样电容器上的信号亦相对于Vcm对称。在阶段2中，输入开关Sl及S2关闭，输出开关S5及S6保持开启，开关S3及S4 保持关闭，且开关S9开启。输入信号Vol+及Vol-经由开关Sl及S2而被载入到采样电容器Cl及C2的底部板上。Cl及C2的顶部板经由S3及S4保持连接至Vcm。因为S5及S6 保持开启，输入信号在电容器不耦合至差分放大器602的输入的情况下被采样。在阶段3中，输入开关Sl及S2保持关闭，致使采样电容器Cl及C2仍采样输入信号Vol+及Vol-。然而，开关S3及S4是开启的，致使Cl及C2的顶部板不再连接至Vcm。开关S5及S6关闭，连接Cl及C2的顶部板至该差分放大器602的输入。放大器在其重设及采样模式中，其中两个开关S关闭。因而，在从阶段2至阶段3的转换期间，Cl及C2的顶部板将从Vcm切换至放大器虚拟接地。因为该放大器虚拟接地典型地非常接近Vcm，所以仅少数或无扰动反冲到Cl及C2的底部板且从而到通道1的该低速PGAl的输出。在阶段4中，放大器602在其放大模式中。开关5、31、52、53、54及59开启。开关S5及S6保持关闭。开关S7及S8关闭，连接采样电容器Cl及C2的底部板至各自的参考电压Vreft及Vrefb。保持在Cl及C2的电荷被转移到对应反馈电容器Cf上，实现对于输入信号Vol+及Vol-的差分增益功能。如上文所指示，通道2处理是在与上文描述的对于通道1大体上相同的方法中实现的，但使用开关Sll至S19及采样电容器C3及C4。模拟多路复用器204有利地消除在输入信号电压与各自电容器预置电压之间的差，藉此容许来自低速模拟通道的输入信号被平顺地转移到一高速通道中而无反冲扰动。 结果，低速PGAl的频宽及稳定时间需求可放宽到与其自身较慢的操作速度一致，导致对于影像传感器104的功率及面积有效率配置。该模拟多路复用器还大体上消除任何记忆效应，否则此记忆效应可在多路复用器从第一通道切换到第二通道后，来自第一通道的残余信号负面地影响对第二通道的信号处理时产生。在图6中显示的模拟多路复用电路的特定实施例仅经是示例说明，且本发明的该无反冲多路复用技术可在替代电路配置中实施。图8显示包括配置有输出参考偏置取消特征的模拟多路复用器800的说明性实施例。在本实施例中的该模拟多路复用器800包含开关Sl至S9及Sll至S19及与在图6的实施例中相同的方式配置的采样电容器Cl至C4。然而，差分放大器802具有五个相关采样开关S及两个保持开关H。该多路复用器800的操作类似于图6的实施例，除了从阶段2 至阶段3的转换期间，采样电容器Cl及C2的顶部板及放大器802的输入节点将被强迫至 Vcm并箝制在一起。此实施例帮助提供灵活的参考移位功能。类似图6实施例，本实施例亦大体上无反冲，因为无明显扰动被反冲至驱动多路复用器输入的低速通道。图9显示另一说明性实施例，其中模拟多路复用器900在速ADC的输入采样级中实施。该多路复用器包含具有相关采样开关S的差分放大器902。在本实施例中，反馈电容器Clf及C2f被共享为各自采样电容器Cl及C2的部分。可通过设定Clf到与Cl相同值并设定C2f到与C2相同值，可在多路复用器900中提供一种典型的两增益(gain-of-two) 配置。尽管假定对于其它通道的每一者提供了类似电路，在该图中仅显示多路复用器的一个输入通道，亦即通道1。开关Si、S2、S3、S4、S5、S6、S7、S8及S9以与图6的实施例中大体上相同的方法操作。附加开关Sla、S2a、S7a、S8a及S9a可操作以容许反馈电容器Clf及C2f或重设及采样模式中与各自的采样电容器Cl及C2并联连接，或在放大或增益模式中作为差分放大器902的反馈电容器。开关Sla、S2a、S7a、S8a及S9a接收与各自开关Si、S2、S7、S8及S9 相同的控制信号。因而，当Sl开启时Sla是开启的且当Sl关闭时其是关闭的，当S2开启时Sh是开启的且当S2关闭时其是关闭的，等等。除此以外该操作与图6中的实施例大体上相同，且再次无明显扰动被反冲至驱动多路复用器输入的等低速通道。本发明已特别参考其特定实施例而详细描述，但应了解的是可在如陈述在附加技术方案中的本发明的范围内实现变动及修正。例如，本发明可使用替代模拟多路复用电路而在其它类型的影像传感器及数字成像设备中实施。同样，如本文前文所指示，根据本发明而配置的给定模拟多路复用器可利用在更多通用模拟信号处理电路及其它不包括影像传感器读出的应用中。这些及其它替代实施例对于本领域技术人员将是易于了解的。部件列表
100数码相机
102成像级
104影像传感器
106处理器
108存储器
110显示器
112输入/输出(I/O)组件
200像素阵列
202模拟信号通道
204模拟多路复用器
206模拟至数字转换器(ADC)
210读出电路
300模拟信号处理器(ASP)
302低速可编程增益放大器(PGA)
304模拟多路复用器
306高速通道组件
400低速或高速PGA
402差分放大器
500输入采样级
502采样窗口
602差分放大器
800模拟多路复用器
802差分放大器
900模拟多路复用器
902差分放大器
权利要求
1.一种用于将多个输入模拟信号通道多路复用为单一输出模拟信号通道的模拟多路复用器，该多路复用器包括和所述输入模拟信号通道中的各个输入模拟信号通道相关联的多个输入采样电路；及具有能够可控制地依次连接至每一个所述输入采样电路的输入的放大器；其中所述模拟多路复用器进一步配置为在将所述输入采样电路的采样组件连接至所述放大器的输入的预定时间之前，先将所述输入模拟信号通道中的至少给定一个连接至其对应输入采样电路的采样组件；及其中所述预定时间小于所述放大器的采样频率的完整频率周期。
2.如权利要求1所述的多路复用器，其特征在于，所述放大器在大于所述输入采样电路的采样速率的采样速率下操作。
3.如权利要求2所述的多路复用器，其特征在于，所述放大器的采样速率是所述输入采样电路的采样速率的至少两倍。
4.如权利要求2所述的多路复用器，其特征在于，所述预定时间是所述放大器的采样频率的完整频率周期的大约二分的一。
5.如权利要求1至4中任一者所述的多路复用器，其特征在于，所述输入模拟信号通道中的至少一个包括可编程增益放大器。
6.如权利要求1至4中任一者所述的多路复用器，其特征在于，所述采样组件包括采样电容器，且该采样电容器的第一板在该采样电容器的第二板被连接至所述放大器的输入的所述预定时间之前，先被连接至所述给定输入模拟信号通道。
7.如权利要求1至4中任一者所述的多路复用器，其特征在于，所述放大器被配置为提供输出参考偏置取消。
8.如权利要求1至4中任一者所述的多路复用器，其特征在于，所述给定输入采样电路包括耦合至所述对应输入模拟信号通道的各自正及负差分信号线的正及负输入，且所述放大器包括具有正及负输入的差分放大器。
9.如权利要求8所述的多路复用器，其特征在于，所述多路复用器配置为在将所述第一及第二采样电容器的各自第二板连接至所述差分放大器的各自正及负输入的所述预定时间之前，先将所述给定输入采样电路的正及负输入连接至所述各自第一及第二采样电容器的各自第一板。
10.如权利要求8所述的多路复用器，其特征在于，所述给定输入采样电路包括正信号路径，其具有耦合在所述输入采样电路的正输入与第一采样电容器的第一板之间的第一开关；负信号路径，其具有耦合在所述输入采样电路的负输入与第二采样电容器的第一板之间的第二开关；第三及第四开关，其耦合在所述第一及第二采样电容器的各自第二板与共模电压参考之间；及第五及第六开关，其分别与在正及负信号路径中的各自的第一及第二开关及各自的第一及第二采样电容器串联配置，并耦合在所述第一及第二采样电容器的各自第二板与所述差分放大器的各自正及负输入之间。
11.如权利要求10所述的多路复用器，其特征在于，所述给定输入采样电路进一步包括第七及第八开关，其耦合在所述第一及第二采样电容器的各自第一板与各自上及下电压参考之间；及第九开关，其耦合在所述第一及第二采样电容器的各自第一板之间。
12.如权利要求11所述的多路复用器，其特征在于，在所述多路复用器的一给定操作阶段中，所述第三、第四及第九开关关闭，且所述第一、第二、第五、第六、第七及第八开关开启，从而致使所述输入采样电路的正及负输入分别从所述第一及第二采样电容器的各自第一板处断开，所述第一及第二采样电容器的所述第一板互相连接，所述第一及第二采样电容器的所述第二板被连接至所述共模参考电压，且所述第一及第二采样电容器的所述第二板分别从所述差分放大器的正及负输入断开。
13.如权利要求11所述的多路复用器，其特征在于，在所述多路复用器的的给定操作阶段中，所述第一、第二、第三及第四开关关闭，且所述第五、第六、第七、第八及第九开关开启，从而致使所述输入采样电路的正及负输入被分别连接至所述第一及第二采样电容器的各自第一板，且所述第一及第二采样电容器的所述第二板分别从所述差分放大器的正及负输入断开并连接至所述共模电压参考。
14.如权利要求11所述的多路复用器，其特征在于，在所述多路复用器的给定操作阶段中，所述第一、第二、第五及第六开关关闭且所述第三、第四、第七、第八及第九开关开启， 从而致使所述输入采样电路的正及负输入被分别连接至所述第一及第二采样电容器的各自第一板，且所述第一及第二采样电容器的所述第二板被分别连接至所述差分放大器的正及负输入。
15.如权利要求11所述的多路复用器，其特征在于，在所述多路复用器的给定操作阶段中，所述第五、第六、第七及第八开关关闭且所述第一、第二、第三、第四及第九开关开启， 从而致使所述输入采样电路的正及负输入分别从所述第一及第二采样电容器的各自第一板断开，所述第一及第二采样电容器的所述第一板分别被连接至所述各自上及下电压参考，且所述第一及第二采样电容器的所述第二板分别被连接至所述差分放大器的正及负输入。
16.一种模拟多路复用方法，其包括以下步骤接收多个输入模拟信号通道；及在模拟多路复用器中将所述多个输入模拟信号通道组合为单一输出模拟信号通道，所述模拟多路复用器包括多个和所述输入模拟信号通道的各自输入模拟信号通道相关的输入采样电路，并具有能够可控制地依次连接至所述输入采样电路中的每一个的输入的放大器；其中结合所述组合步骤，所述输入模拟信号通道中的至少给定一个在将所述输入采样电路的采样组件连接至所述放大器的输入的预定时间之前，先被连接至其对应输入采样电路的采样组件；及其中所述预定时间小于所述放大器的采样频率的完整频率周期。
17.如权利要求16所述的方法，其特征在于，结合所述组合步骤，在将所述第一及第二采样电容器的各自第二板分别连接至所述放大器的正及负输入的预定时间之前，所述给定输入采样电路的正及负输入先被分别连接至所述第一及第二采样电容器的各自第一板。
18.一种影像传感器，其包括像素阵列；及耦合至所述像素阵列的读出电路；所述读出电路包括模拟多路复用器，该模拟多路复用器配置为将多个输入模拟信号通道多路复用为单一输出模拟信号通道；所述模拟多路复用器包括和所述输入模拟信号通道的各自输入模拟信号通道相关的多个输入采样电路，并具有能够可控制地依次连接至所述输入采样电路中的每一个的输入的放大器；其中所述模拟多路复用器进一步配置为在将所述输入采样电路的采样组件连接至所述放大器的输入的预定时间之前，先将所述输入模拟信号通道中的至少一个给定连接至其对应输入采样电路的采样组件；及其中所述预定时间小于所述放大器的采样频率的完整频率周期。
19.如权利要求18所述的影像传感器，其特征在于，所述读出电路进一步包括模拟至数字转换器，且所述放大器是在所述模拟至数字转换器的输入采样级中实现的。
20.一种数字成像设备，其包括如权利要求19所述的影像传感器。
全文摘要
一种模拟多路复用器，其配置为将多个输入模拟信号通道多路复用成为单一输出模拟信号通道。该模拟多路复用器包括相关于所述多个输入模拟信号通道的各自输入模拟信号通道的多个输入采样电路，及具有能够可控制地依次连接至每一个所述输入采样电路的输入的放大器。该模拟多路复用器进一步配置为在将该输入采样电路的采样组件连接至放大器的输入的预定时间之前，先将所述多个输入模拟信号通道中的至少给定一个连接至其对应的输入采样电路的采样组件。该预定时间小于放大器的采样频率的完整频率周期。该模拟多路复用器可在耦合至影像传感器中的像素阵列的读出电路中实现。
文档编号H04N5/378GK102265604SQ200980150165
公开日2011年11月30日 申请日期2009年11月24日 优先权日2008年12月8日
发明者S·薛 申请人:美商豪威科技股份有限公司