图像传感器、用于操作其的方法及具有其的图像拾取设备的制作方法

专利名称：图像传感器、用于操作其的方法及具有其的图像拾取设备的制作方法
技术领域：
本发明的实施例涉及图像传感器，例如，涉及提前从多条列线中选择一条或多 条要读取的列线并且处理从一些所选择的列线输出的信号的图像传感器、和用于操作该 图像传感器的方法以及具有该传感器的图像拾取设备。
背景技术：
近来，CMOS图像传感器被应用和使用在多个领域中。例如，CMOS图像传感 器一般被用在便携式移动设备中。大部分便携式移动设备使用多种应用芯片以嵌入几种功能。然而，在移动设备 中电源受到限制。因此，如果在便携式移动设备中，电源被几个应用芯片消耗，则对于 便携式移动设备的长期使用，电源使用方式可能成为重要因素。因此，为了相对较长时 间地使用采用单个电池的便携式移动设备，可能需要减少由这几个应用芯片所消耗的电 源。

发明内容
本发明提供一种图像传感器，其可以通过提前从多条列线中选择一部分或仅一 些要读取的列线，并且处理从一些所选择的列线输出的信号，来减少不必要的电源消 耗，提供一种包括该图像传感器的图像拾取设备，以及图像传感器的列线控制方法。此 夕卜，本发明还提供了定时控制器，其可以用在所述图像传感器中。根据本发明的示例实施例，用于操作图像传感器的方法包括在垂直消隐期期 间，通过使用列地址使能像素阵列中包括的所有列线当中的一部分要读取的列线，并且 在所述垂直消隐期之后的有效期期间，通过使用所述列地址来处理从被使能的列线输出 的像素信号。所述垂直消隐期指示当前图像帧的最后一行和下一图像帧的起始行之间的 时间差。在示例实施例中，在预览操作期间执行所述使能和处理，其中预览操作用于捕 获目标的第一图像，所述目标的第一图像具有比要捕获的目标的最终图像低的分辨率。在示例实施例中，所述方法还包括通过使用列地址使能多个CDS电路中的一部 分CDS电路。根据本发明的示例实施例，一种图像传感器，包括多条列线、多个有源线路 电路和选择电源。所述多条列线的每一条连接到多个像素中的对应的一个。所述多个有 源线路电路的每一个连接到多条列线中的对应的一条。所述选择电路被配置为基于多个 列选择信号来使能多个有源线路电路中的一部分。
在示例实施例中，所述多个有源线路电路的每一个包括在所述多条列线中的 对应的一条和地之间连接的开关；被配置成移位基于所述多个列选择信号中的对应的一 个生成的选择信号的电平的电平移位器；被配置成基于控制信号和电平移位器的输出信 号来控制开关的操作的开关控制电路。所述选择信号由所述选择电路生成。在示例实施例中，所述图像传感器还包括被配置成在垂直消隐期期间生成和输 出列地址的定时控制器和被配置成译码列地址并且被配置成生成所述多个列信号的列译 码器。在示例实施例中，所述图像传感器还包括被配置成读取从所述多条列线当中的 连接到被使能的有源线路电路的列线输出的像素信号的读出电路。在示例实施例中，所述读出电路连接到所述多条列线，并且包括多个相关双采 样电路，其基于所述多个列选择信号中的对应的一个，被执行使能和禁用中的至少一 个。在示例实施例中，所述选择电路包括多个锁存电路，每一个锁存电路被配置 为基于所述多个列选择信号中的对应的一个来锁存相关信号。

在示例实施例中，所述多个锁存电路的每一个包括选择信号生成器，被配置 成接收所述多个列选择信号中的对应的一个和反相信号，并且被配置成输出相关信号中 的对应的一个；反相器，被配置成响应于所述选择信号生成器的输出信号而输出反相信 号；以及第一开关，其连接在所述选择信号生成器的输出端和地之间，并且响应于复位 信号而被开关。在示例实施例中，所述多个锁存电路的每一个还包括第二开关，其连接在反 相器的输出端和地之间，并且响应于设置信号而被开关。在示例实施例中，所述多个像素中的至少一个是深度像素，其被配置成生成与 红外光谱的波长相对应的光电荷。根据本发明的示例实施例，一种图像传感器，包括多条列线，每一条连接到 多个像素中的对应的一个；和定时控制器，在输出第一列地址以使能多个列线中的一部 分之后，被配置成输出与第一列地址相同的第二列地址以向读出电路发送从被使能的列 线输出的像素信号。在示例实施例中，所述图像传感器包括列译码器，被配置成解码第一列地址 并且被配置成生成多个列选择信号；多个有源线路电路，每一个连接到多条列线中的对 应的一条；以及选择电路，被配置成基于多个列选择信号来使能多个有源线路电路的一 部分，以使能一部分列线。在示例实施例中，所述多个有源线路电路的每一个包括开关，其连接在多条 列线中的对应的一条和地之间；电平移位器，被配置成移位基于多个列选择信号中的对 应的一个而生成的使能信号的电平；以及开关控制电路，被配置成基于有源线路控制信 号和电平移位器的输出信号来控制开关的操作。在示例实施例中，所述图像传感器包括多个相关双采样电路，其对应地连接到 多条列线，所述多个相关双采样电路的每一个响应于与所述多个列选择信号中的对应的 一个相关的信号而进行被使能和禁用中的至少一个。根据本发明的示例实施例，一种用于操作图像传感器的方法，包括响应于从定时控制器输出的第一列地址而使能多条列线中的一部分，并且响应于第二列地址处理从被使能的列地址输出的像素信号，其中，所述第二列地址从定时控制器输出并且与第 一列地址相同。根据本发明的示例实施例，一种包括使用在图像传感器的定时控制器的图像传 感器，包括列地址生成器和被配置成控制列地址生成器的操作的状态控制器。在预览 操作期间，列地址生成器输出用于在垂直消隐期期间选择多条列线中的一部分的第一列 地址，并且在垂直消隐期之后的有效期期间输出与第一列地址相同的第二列地址。根据本发明的示例实施例，一种图像传感器，包括各自连接到多个像素中的 对应的一个的多条列线；和定时控制器，被配置成在第一时间段期间，输出第一列地址 以选择性地使能少于全部多条列线的列线，并且被配置成在第一时间段之后的第二时间 段期间，输出与第一列地址相同的第二列地址，以向读出电路发送仅从被使能的列线输 出的像素信号。在示例实施例中，定时控制器选择性地使能多条列线中的奇数编号的列线、偶 数编号的列线和K的倍数编号的列线中的至少一种，其中K是大于2的自然数。在示例实施例中，多条列线的每一条在预览操作期间从多个像素中的对应的一 个接收像素信号，其中预览操作用于捕获目标的第一图像，该图像具有比要捕获的目标 的最终图像低的分辨率，并且定时控制器被配置成在预览操作期间选择性地使能少于所 有多条列线的列线。


从下面结合附图进行的对本发明实施例的描述，本总的发明的这些和/或其他 方面将变得清楚和更容易理解，在附图中图1示出根据本发明的示例实施例的图像传感器的方框图；图2A至图2D示出根据本发明的示例实施例的图1中所示像素的电路图；图3示出图1中所示的单元选择电路的电路图；图4是示出图1中所示的图像传感器的操作的时序图；图5示出根据本发明的另一示例实施例的图像传感器的方框图；图6示出图5中所示的图像传感器的一部分；图7示出图1和图5中所示的定时控制器的示意方框图；图8示出说明图7中所示的定时控制器的操作的流程图；图9是示出图1和图5中所示的定时控制器的操作的流程图；以及图10示出包括图1和图5中所示的图像传感器的图像拾取设备的方框图。
具体实施例方式现在将参考附图更全面地描述示例实施例。然而，本发明的示例实施例可以以 不同形式体现，并且不应当被曲解为限于此处提出的实施例。相反，提供这些实施例以 便该公开是彻底的和完整的，并且向本领域技术人员全面地传达本发明的范围。在附图 中，为了清楚，层和区域的厚度可能被放大。应当理解的是，虽然术语第一、第二等在此可用来描述不同的单元，但是这些单元应当不受这些术语限制。这些术语仅用于将一个单元与另一单元区分开。例如，第 一单元可以被称为第二单元，类似地，第二单元可以被称为第一单元而不会背离示例实 施例的范围。如此处所使用的，术语“和/或”包括一个或多个关联的列出项的任何和 全部的组合。空间相关术语(例如“至少其中之一”、“下方”、“被选择的”、“一部 分”、“剩余的”、“周围的”、“上方”、“下面部分”等)在此可出于描述的方便 而被使用，以描述如附图中所示的一个单元或特征与其他单元或特征的关系。此处使用 的术语仅是为了描述示例实施例的目的，而不希望限制本发明。附图将不被认为是按比 例绘制的，除非明确地注明。 应当理解的是，当一个单元被称作“连接”或“耦合”到另一单元时，其可 以是直接连接或耦合到另一单元，或者可以存在居间单元。相反，当一个单元被称作是 “直接连接”或“直接耦合”到另一单元时，不存在居间单元。此处用于描述单元之间
的关系的其他词语应当以相同方式解释(例如“之间”相对“直接地之间”，“相邻” 相对“直接相邻”)。此处使用的术语仅是为了描述特定的实施例的目的，而不是希望限制本发明的 实施例。如此处所使用的，单数形式同样期望包括复数形式，除非上下文另外明确地指 出。还应当理解，当“包含”、“正包含”、“包括”和/或“正包括”在此使用时， 指明了所述特征、整体、步骤、操作、单元和/或组件的存在，而不排除一个或多个其 他特征、整体、步骤、操作、单元和/或组件及其组的存在或添加。在本说明书中，术 语“和/或”选出每一单个项以及它们的所有组合。除非另外定义，所有在此使用的术语(包括技术和科技术语)具有与本发明实施 例所属技术领域的普通技术人员所共同理解的相同的含义。还应当理解那些在通用词 典中定义的术语应当被解释为具有与它们在相关技术环境下的含义一致的含义，并且不 应当以理想化或过于正式的方式来解释，除非在此处明确地定义。应当需要注意的是，在一些替换实施中，提到的功能/动作可能不是按照附图 中标注的顺序发生。例如，取决于所涉及的功能/动作，实际上可以基本上同时执行或 者以相反的顺序执行连续示出的两个附图。当确定涉及相关的公知功能或配置的详细描述可能使本发明实施例的意图变得 不必要的模糊时，将省略该详细描述。同样地，在此使用的术语被定义为恰当地描述本 发明的实施例，并因此可以根据用户、操作人员的意图或习惯来改变。相应地，必须基 于本说明书内的整体描述来限定术语。下面将详细参照本发明的实施例，在附图中示出了实施例的例子，其中，在全 文中，相同的附图标记指代相同的单元。下面参照附图描述实施例以便说明本发明。在便携式移动设备(诸如具有CMOS图像传感器的便携式移动设备)中，该 CMOS图像传感器可以用于捕获(或拾取)静态图像(例如照片)或运动图像(例如视 频)。当捕获静态图像(例如照片)时，用户通过便携式移动设备的图像显示设备(例如 平板显示器)观看目标以便捕获，并且一旦用户按下了包含在便携式移动设备中的捕获 按钮，则该CMOS图像传感器捕获目标的静态图像。静态图像的捕获(或拾取)可以根据下列步骤来进行。首先，可以通过CMOS图像传感器捕获预览图像。其次，具有内置CMOS图像传感器的便携式移动设备通过图 像显示设备向用户显示所捕获的预览图像。第三，用户使用包含在便携式移动设备中的 捕获按钮发出捕获命令。在此，捕获命令可以包括尺寸信息。第四，根据便携式移动设 备的内部处理，向CMOS图像传感器发送捕获命令，并且CMOS图像传感器捕获目标的 静态图像。第五，在便携式移动设备的内存中存储所捕获的图像。在预览 图像的情况下，按帧显示具有减少的数据量或者较低质量或分辨率的图 像比向用户显示与在便携式移动设备中捕获的图像的质量或分辨率相同的图像质量或分 辨率的预览图像更有益，从而，大多数便携式移动设备通过图像显示设备向用户显示具 有比高速的捕获图像少的数据量或低的质量的预览图像。然而，在当前CMOS图像传感器的特性方面，在当输出预览图像时使用的子采 样功能中，包括CMOS图像传感器的便携移动设备处理从所有像素输出的像素信号，即 使它可能不需要读取行中的某些像素。因此，在便携式移动设备中可能存在不必要的电 源消耗。本发明涉及在处理预览图像的预览操作期间处理从在像素阵列中包含的列线当 中的可能需要被读取的一条或多条(例如一些、部分、少于全部)的列线输出的像素信号。图1示出了根据本发明的实施例的图像传感器的方框图。参考图1，图像传 感器10可以包括像素阵列20、垂直译码器/行驱动器25、有源线路块(active road block) 30、模拟读出电路40、数据输出块50、水平译码器60和定时控制器70。像素阵列20包括多个像素21。该多个像素21可以包括多个色彩像素，例如至 少一个红色像素、至少一个绿色像素和至少一个蓝色像素。当图像传感器10被实现为三维图像传感器时，该多个像素21还可以至少包括除 了色彩像素外的深度(或Z)像素。该至少一个深度像素可以生成对应于红外光范围(或 频谱)的波长的光电荷。此外，像素阵列20可以包括多条列线22-1至22-m，其中m为 自然数。在列方向排列的多个像素21可以连接到多条列线22-1至22-m的每一条。图2A至2D示出了根据本发明的示例实施例的图1中所示的像素的电路图。如图2A所示，在有源区(例如虚线所示的区域)包括光电转换元件(或光敏元 件(PSD))以及四个晶体管RX、TX、DX禾PSX。参考图2A，PSD可以基于在其上的 入射光生成光电荷。PSD是光敏元件，并且可以被实现为光电二极管、光电晶体管、光栅或针扎光 电二极管(pinnedphoto diode(PPD))。复位晶体管RX可以响应于例如垂直译码器/行驱 动器25的控制电路输出的复位信号RS，将浮置扩散区(FD)复位。传输晶体管TX可以 响应于例如垂直译码器/行驱动器25的控制电路输出的控制信号TG向FD发送由PSD 生成的光电荷。充当源跟随器缓冲放大器角色的驱动器晶体管DX可以响应于FD中所充 的光电荷，执行缓冲操作。选择晶体管SX可以响应于例如垂直译码器/行驱动器25的 控制电路输出的控制信号SEL，向列线输出从驱动器晶体管DX输出的像素信号。由于图2B至图2D的像素21至少有些类似于图2A的像素21，为了清楚，省略 对其的相似的结构和/或操作的说明。如图2B所示，有源区域包括光电转换元件(PSD)和三个晶体管RX、DX和SX。参考图2A和图2B，在图2B的有效区域不包括传输晶体管TX。相反，由光电转 换元件(或光敏元件(PSD))积累的光电荷(或光电流)被直接输出到浮置扩散节点FD。如图2C所示，有源区包括光电转换元件(PSD)和五个晶体管RX、TX、DX、 SX和GX。参考图2C，通过响应于控制信号SEL而导通/截止的晶体管GX，向传输晶 体管TX的栅极提供用于控制传输晶体管TX的操作的控制信号TG。如图2D所示，在有源区包括光电转换元件(PSD)和五个晶体管RX、ΤΧ、 DX、SX和ΡΧ。晶体管PX响应于从垂直译码器/行驱动器25输出的控制信号PG而操 作，并且在光敏器件PD和转移晶体管TX之间形成电通道。参考回到图1，垂直译码器/行驱动器25可以输出用于控制在行方向上排列的多 个像素的光电转换操作的多个控制信号。该多个控制信号可以包括信号RS、TG、SEL 禾口 PG，如图2Α至2D所示。有源线路块30包括多个有源线路电路。多个有源线路电路的每一个连接到像 素阵列20的多条列线22-1至22-m的对应的一条。每个有源线路电路包括开关31_1至 31-m。每个有源线路电路根据实施例还可以包括电流源。每个开关31-1、31-2...31-m 可以提供偏置电流到每条列线22-1至22-m。因此，每条列线22_1至22_m可以根据每 个开关31-1、31-2...31-m的开关操作而被使能/禁用。

此处，列线被使能推断出其中连接到该列线的像素可以执行输出像素信号的处 理，并且从像素输出的像素信号可以发送到模拟读出电路40的状态。反之，列线被禁用 不仅推断出其中连接到该列线的像素可以不执行输出像素信号的处理的状态，而且还推 断出其中从该像素不输出任何像素信号的状态。可以根据每个选择信号PSl、PS2、…、PSm的电平而通过相应晶体管来接通/ 关断每个开关31-1、31-2、…、31-m,其中每个选择信号PS1、PS2、…、PSm是从数据 输出块50的每个单元选择电路53-1、53-2、…、53_m输出到相应晶体管的栅极的。例 如，当响应于具有高电平的选择信号PSl而接通开关31-1时，包括开关31-1的有源线路 电路被使能，而连接到该有源线路电路的列线22-1相应地被使能。因此，可以通过列线 22-1向模拟读出电路40发送从连接到列线22-1的像素输出的像素信号PXl。将参照图 3更详细地说明每个单元选择电路53-1、53-2、…、53-m的操作。模拟读出电路40是可以处理从每条列线22-1至22_m输出的每个像素信号 PXU PX2、…、PXm的信号处理电路。然而，模拟读出电路40 —般可以在预览操作期 间仅处理从所选择的列线输出的像素信号。根据示例实施例，模拟读出电路40可以包括多个相关双采样(CDS)电路(未示 出)。该多个CDS电路的每一个可以连接到多条列线22-1至22-m中的相应的一条，对 从对应的列线输出的像素信号执行CDS，并且输出相关双采样像素信号。根据另一个示 例实施例，模拟读出电路40还可以包括多个模数转换电路(未示出)。该多个模数转换 电路可以连接到多个CDS电路中的对应的一个，并且分别将相关双采样像素信号转换成 数字信号。数据输出块50可以处理和输出从模拟读出电路40输出的每个输出信号D1、 D2、…、Dm以作为输出信号DOUT。数据输出块50可以包括选择电路和输出电路。该选择电路包括多个单元选择电路53-1、53-2、…、53_m。单元选择电路53-1、53-2、…、53-m的每一个可以基于从水平译码器60输出的列选择信号CSEL1、 CSEL2、…、CSELm中的对应的一个，而生成用于控制包括在每个有源线路电路中的每 一开关31-1至31-m的操作的每个选择信号PSl至PSm。该输出电路可以包括多个单元输出电路。该多个单元输出电路的每一个可以包 括缓冲器51-1至51-m、开关电路55-1至55-m以及开关控制电路57-1至57-m。每 个开关控制电路57-1至57-m可以响应于从水平译码器60输出的选择信号CSEL1、 CSEL2、…、CSELm中的对应的一个，来接通/关断对应的开关电路55_1至55_m。例 如，每个开关控制电路57-1至57-m可以被实现为反相器。也可以称作列译码器的水平译码器60可以解码从定时控制器70输出的列地址 HAD,并且根据解码结果输出列选择信号CSEL1、CSEL2、…、CSELm。定时控制器70响应于控制信号而生成控制信号，例如包括行地址VDA，用于 控制垂直译码器/行驱动器25的操作；至少一个用于控制模拟读出电路40的操作的控 制信号；用于控制数据输出块50的操作的控制信号，以及例如包括用于控制水平译码器 60的操作的列地址HAD的控制信号。行地址VDA可以称作垂直译码器地址，而列地址 HDA可以称作水平译码器地址。图3示出图1中所示的单元选择电路的电路图，图4是用于说明图1中所示的图 像传感器的操作的时序图。多个单元选择电路53-1、53-2、…、53-m的每一个在结构上 一般相似。相应地，如下参照图3说明单元选择电路53-1的结构和操作。

该单元选择电路53-1包括第一开关301、反相器305和选择信号生成器311。 例如，选择信号生成器311可以被实现为NAND电路。第一开关301响应于从定时控制器70输出的复位信号而将选择信号发生器311 的输出端复位为初始状态(例如地电平)。第一开关301可以被实现为在选择电路53-1 的输出端303和地之间连接的NMOS晶体管。如图4所示，复位信号RESET可以在输入第一列地址HAD前出现。第一列地 址HAD在垂直消隐期期间(例如当垂直同步信号(VSYNC)是低电平时)包括从定时控 制器70输出的地址A。、A1^ A2>…、Alri，其中η是自然数。地址Atl、A1^ A2>…、 Alri是用于选择像素阵列20包括的所有的列线22-1至22-m中的一条或多条要读取的列 线(例如要使能的一条或多条列线)的地址。例如，地址、、A1, A2、…、Alri可以是 用于选择多条列线22-1至22-m中的奇数编号的列线、偶数编号的列线或K的倍数编号 的列线的地址。此处，K是大于2的自然数。通过复位信号下拉单元选择电路53-1的输出端303，并且反相器305的输出端 309的电压电平变成高电平。因此，选择信号生成器311响应于反相器305的输出端309 的电压电平和列选择信号CSELl的电压电平而输出选择信号PS1。例如，当第一列线22-1没有被选择时(例如当不需要读取第一列线22-1的像素 信号PXl时)，水平译码器60响应于第一地址AO而输出具有高电平的第一列选择信号 CSELl0单元选择电路53-1的NAND电路311输出具有低电平的第一选择信号PS1，使 得连接到第一列线22-1的有源线路电路的开关31-1被关断。因此，从连接到第一列线 22-1的像素21不出现任何像素信号PX1，并且连接到第一列线22-1的模拟读出电路30 可以不读取第一列线22-1的像素信号PXl。
然而，当第一列线22-1被选择时(例如当需要读取第一列线22-1的像素信号 PXl时)，水平译码器60响应于第一地址AO而输出从高电平转换为低电平的第一列选择 信号CSEL1。随后，单元选择电路53-1的NAND电路311输出具有高电平的第一选择 信号PS1，使得连接到第一列线22-1的有源线路电路的开关31-1被接通。相应地，通过 有源线路电路来使能第一列线22-1，并且当从连接到第一列线22-1的像素21向第一列线 22-1发送像素信号PXl时，模拟读出电路30可以读取第一列线22-1的像素信号PXl。单元选择电路53-1还可以包括响应于设置信号SET而开关的第二开关307。第二开关307可以被实现为在反相器305的输出端309和地之间连接的NMOS晶体管。当 具有高电平的设置信号SET被输入到第二开关307时，单元选择电路53-1的NAND电路 311输出具有高电平的第一选择信号PSl而不管第一列选择信号CSEL的电平如何。然而，当具有低电平的设置信号被输入到第二开关307时，单元选择电路53-1 的NAND电路311可以根据第一列选择信号CSELl的电平，输出具有低电平或高电平的 第一选择信号PS1。其他单元选择电路53-2至53-m的每个操作与单元选择电路53_1的 操作相似，因此省略对其他单元选择电路53-2至53-m的每个操作的详细说明。多个单元选择电路53-1、53-2、…、53_m的每一个可以存储指示像素阵列20 中包括的每条列线22-1到22-m的选择/未选择的一位比特的信息。因此，多个单元选
择电路53-1、53-2..... 53-m的每一个可以实现能够存储一位比特信息的存储器件的功能。在通过在垂直消隐期期间生成的第一列地址从像素阵列20中包括的所有列线 22-1至22-m当中选择一条或多条要读取的列线后，行地址VDA被定时控制器70输入到 垂直译码器/行驱动器25。垂直消隐期(也可称为垂直期)指示(当前)帧的最后一行 和下一帧的起始行之间的时间差。定时控制器70在有效期期间(例如当垂直同步信号(VSYNC)是高电平时)，向 水平译码器60输出类似第一列地址的第二列地址。随后，水平译码器60解码第二列地 址，并且生成多个列选择信号CSELl、CSEL2、…、CSELm0数据输出块50响应于多个列选择信号CSEL1、CSEL2、…、CSELm而处理(例
如缓冲或模数变换)从模拟读出电路40输出的信号，并且输出经处理的信号。虽然图1和图3图解了每个为低有效的列选择信号CSELl至CSELm，但是示例 实施例不限于此。如上所述，本发明的图像传感器10提前通过在预览操作的垂直消隐期期间通过 利用第一列地址(或前列(pre-column)地址)从像素阵列20中包括的所有列线22_1至 22-m当中选择一条或多条要读取的列线，并且在预览操作的有效期期间，通过使用与第 一列地址类似或相同的第二列地址(或主列地址)仅处理从一条或多条在先选择的列线输 出的像素信号。因此，由于本发明的图像传感器10在预览操作期间仅处理来自像素阵列20中包 括的所有列线22-1至22-m当中的一些列线输出的像素信号，并且由于连接到其余列线 的不需要读取的像素不生成任何像素信号，所以在图像传感器10中可以减少不必要的电 源消耗。图5示出根据本发明另一示例实施例的图像传感器的方框图。图5的图像传感器IOA的结构和操作除了有源线路块30A、模拟读出电路30A和定时控制器70A之外， 与图1所示的图像传感器10的结构和操作相同。因此，下面仅讨论有源线路块30A、模 拟读出电路30A和定时控制器70A的结构和操作。有源线路块30A包括多个有源线路电路30B-1、30B-2、…、30B_m。多个有源 线路电路30B-1、30B-2、…、30B_m的其中之一连接到像素阵列20中包括的多条列线 22-1至22-m的其中之一，并且控制使能/禁止多条列线22_1至22_m的其中之一。模拟读取电路40A包括多 个CDS电路40-1、40-2,…、40_m。每个CDS电路 40-1、40-2、…、40-m是用于处理从列线22-1至22-m中的对应的一个输出的像素信号 的电路的例子。定时控制器70可以输出用于控制多个有源线路电路30B-1、30B-2、…、 30B_m的操作的有源线路控制信号PS_ENB，以及输出用于控制多个CDS电路40-1、 40-2、…、40-m的操作的CDS控制信号CDS_ENB。有源线路控制信号PS_ENB和CDS 控制信号CDS_ENB是低有效。图6示出图5中所示的图像传感器的部分，参考图5和图6，有源线路电路30B-1 包括开关控制电路101和开关103。根据实施例，有源线路电路30B-1还可以包括电流 源。有源线路电路30B-1还可以包括电平移位器801。根据实施例，电平移位器801可 以被包括在多个单元选择电路53-1、53-2、…、53-m中的每一个中。电平移位器801移 位选择信号PSl的电平，并且输出经电平移位的选择信号PS1’。开关控制电路101可以响应于有源线路信号PS_ENB和经电平转换的选择信号 PS1’而控制开关103的通/断。当开关103响应于开关控制电路101的输出信号而被接 通时，有源线路电路30B-1和第一列线22-1被使能。例如，开关控制电路101可以被实 现为OR电路。当有源线路控制信号PS_ENB是高电平时，开关控制电路101可以向开 关103输出具有高电平的控制信号而不管电平移位器801的输出信号PS1’的电平如何。 例如，根据本发明实施例，有源线路控制信号PS_ENB可以控制预览操作。第一 CDS电路40-1包括用于比较像素信号PXl和斜坡信号Vramp的比较器 105、开关控制电路107和开关109。开关控制电路107响应于CDS控制信号CDS_ENB和经电平移位的选择信号 PSl'而输出用于接通/关断开关109的控制信号。因此，第一 CDS电路40-1根据开 关109的通/断而被接通/关断。例如，开关控制电路107可以被实现为OR电路。例 如，当CDS控制信号CDS_ENB是低电平时，比较器105可以响应于经电平移位的选择 信号PSl，而被接通/关断。由于每个CDS电路40-1、40-2、…、40_m可以响应于对应的经电平移位的选择 信号PS1’、…、PSm'中的对应的一个而被使能/禁用，其中该经电平移位的选择信号 PS1，...PSm’中的对应的一个与选择信号PS1、…、PSm之一相对应，本发明的图像传 感器IOA通过处理从仅仅一些列线输出的像素信号，可以减少不必要的电源消耗，以便 不是选择像素阵列20中包括的所有列线22-1至22-m。图7示出图1和图5中所示的定时控制器的示意图，图8示出说明图7中所示的 定时控制器的操作的流程图。每个定时控制器70或70A(统称为70)包括用于控制定时 控制器70的操作的状态控制器71，其中每个定时控制器70或70A可以被用在每个图像传感器10或IOA (统称为10)中。状态控制器71可以响应于外部输入的控制信号而控制列地址生成器73的操作， 作为状态机的一个例子。参考图4和图8，在预览操作期间，列地址生成器73输出用于在垂直消隐期期间 从像素阵列20中包括的列线22-1至22-m当中选择一些列线(例如要读取的列线)的第 一列地址(SlO)。列地址生成器73在有效期期间输出与第一列地址类似或相同的第二列地址 (S20)。由于有源线路块30或30A仅使能那些从在像素阵列20中包括的所有列线22_1 至22-m当中选择的列线，所以模拟读出电路40或40A可以仅处理从所选择的列线输出
的像素信号。 图9是示出图1和图5中所示的图像传感器的操作的流程图。本发明的图像传 感器10在预览操作的垂直消隐期期间，通过使用第一列地址，从像素阵列20中包括的所 有列线22-1至22-m中提前选择一条或多条要读取的列线(SllO)，并且在预览操作的有 效期期间，通过使用与第一列地址相似或相同的第二列地址，仅处理从一条或多条在前 选择的列线输出的像素信号(S120)。图10示出包括图1和图5中所示的图像传感器的图像拾取设备的方框图。图像 拾取(或捕获)设备100可以包括数字照相机、移动电话机、具有数字照相机的智能电 话机和/或任何具有包括数字照相机的电子设备。图像拾取设备100可以处理二维图像 信息或三维图像信息。数字照相机可以包括根据本发明的示例实施例的图像传感器10。图像拾取(或捕获)设备100可以包括根据本发明的示例实施例的图像传感器10 以及用于控制所述图像传感器10的操作的处理器110。图像拾取设备100还可以包括接 口 130。所述接口 130可以是图像显示设备。因此，图像显示设备可以在处理器110的 控制下显示由图像传感器10捕获的预览图像。图像拾取设备100可以包括存储由图像传感器10捕获的静态图像或视频的存储 设备120。存储设备120可以被实现为非易失性存储设备，该非易失性存储设备可以包括 多个非易失性存储单元。非易失性存储单元可以被实现为电可擦除可编程只读存储器(EEPROM)、闪 存、磁性 RAM(MRAM)、自旋转移矩 MRAM (Spin-TransferTorque MRAM)、导电桥接 RAM (CBRAM))、铁电体 RAM (FeRAM)、相变 RAM (PRAM)、电阻式 RAM(RRAM 或 ReRAM)、纳米管RRAM、聚合体RAM (PoRAM)、纳米浮置栅极存储器(NFGM)、全息 存储器(holographicmemory)、分子电子存储设备(Molecular Electrionics Memory Device) 或绝缘阻变存储器(Insulator Resistance Change Memory)。根据本发明实施例的图像传感器在预览操作期间从像素阵列中包括的所有列线 当中提前选择一些要使能的列线，并且仅处理从所选择的列线输出的像素信号，从而可 以减少图像传感器消耗的电源。虽然已经示出了和描述了本发明的示例实施例，但是本领域的普通技术人员应 该理解，在不脱离所附权利要求及其等效内容所限定的本发明的范围的前提下，可以在 这些实施例中做出改动。
权利要求
1.一种用于操作图像传感器的方法，包括在垂直消隐期期间，通过使用列地址使能像素阵列中包括的所有列线当中的要读取 的一部分列线，其中，所述垂直消隐期指示当前图像帧的最后一行和下一图像帧的起始 行之间的时间差；以及在所述垂直消隐期之后的有效期期间，通过使用所述列地址来处理从所述被使能的 列线输出的像素信号。
2.根据权利要求1所述的方法，其中，在预览操作期间执行所述使能和所述处理，其 中所述预览操作用于捕获目标的第一图像，所述目标的第一图像具有比要捕获的目标的 最终图像低的分辨率。
3.根据权利要求1所述的方法，还包括通过使用所述列地址使能多个相关双采样CDS电路当中的一部分CDS电路。
4.一种图像传感器，包括多条列线，每一列线连接到多个像素中的对应的一个；多个有源线路电路，每一有源线路电路连接到所述多条列线中的对应的一条；以及选择电路，被配置为基于多个列选择信号，使能所述多个有源线路电路的一部分。
5.根据权利要求4所述的图像传感器，其中所述多个有源线路电路的每一个包括开关，连接在所述多条列线中的对应的一条和地之间；电平移位器，被配置成移位根据所述多个列选择信号中的对应的一个生成的选择信 号的电平；以及开关控制电路，被配置成根据控制信号和所述电平移位器的输出信号，控制所述开 关的操作，其中所述选择信号由所述选择电路生成。
6.根据权利要求5所述的图像传感器，其中所述开关控制电路是OR电路。
7.根据权利要求4所述的图像传感器，还包括定时控制器，被配置成在垂直消隐期期间生成和输出列地址，其中所述垂直消隐期 指示当前图像帧的最后一行和下一个图像帧的起始行之间的时间差；以及列译码器，被配置成译码所述列地址以及被配置成生成所述多个列信号。
8.根据权利要求4所述的图像传感器，还包括读出电路，被配置成读取从所述多条列线当中的连接到被使能的有源线路电路的列 线输出的像素信号。
9.根据权利要求8所述的图像传感器，其中所述读出电路连接到所述多条列线，并且 包括多个相关双采样电路，其中，所述多个相关双采样电路基于所述多个列选择信号中 的对应的一个而被执行使能和禁用中的至少一个。
10.根据权利要求4所述的图像传感器，其中所述选择电路包括多个锁存电路，其中 每一锁存电路被配置为基于所述多个列选择信号中的对应的一个来锁存相关信号。
11.根据权利要求10所述的图像传感器，其中，所述多个锁存电路的的每一个包括选择信号生成器，被配置成接收所述多个列选择信号中的对应的一个以及反相信 号，并且被配置成输出所述相关信号中的对应的一个；反相器，被配置成响应于所述选择信号生成器的输出信号而输出反相信号；以及 第一开关，连接在所述选择信号生成器的输出端和地之间，并且响应于复位信号而 被开关。
12.根据权利要求11所述的图像传感器，其中所述多个锁存电路的每一个还包括 第二开关，连接在所述反相器的输出端和地之间，并且响应于设置信号而被开关。
13.根据权利要求4所述的图像传感器，其中所述多个像素中的至少一个是深度像 素，其中所述深度像素被配置成生成与红外光谱的波长对应的光电荷。
14.根据权利要求4所述的图像传感器，还包括定时控制器，在输出第一列地址以使能所述多条列线的一部分之后，被配置成输出 与所述第一列地址相同的第二列地址以向读出电路发送从所述被使能的列线输出的像素信号。
15.根据权利要求14所述的图像传感器，其中所述定时控制器包括列地址生成器，被配置成在垂直消隐期期间输出第一列地址，其中所述垂直消隐期 指示当前图像帧的最后一行和下一个图像帧的起始行之间的时间差，并且被配置成在所 述垂直消隐期之后的有效期期间，生成和输出所述第二列地址。
16.根据权利要求14所述的图像传感器，还包括列译码器，被配置成解码所述第一列地址并且被配置成生成多个列选择信号； 多个有源线路电路，每一有源线路电路连接到所述多条列线中的对应的一条；以及 选择电路，被配置成基于所述多个列选择信号来使能所述多个有源线路电路的一部 分以使能所述列线的一部分。
17.根据权利要求16所述的图像传感器，其中所述多个有源线路电路的每一个包括开关，连接在所述多条列线中的对应的一条和地之间；电平移位器，被配置成移位基于所述多个列选择信号中的对应的一个生成的使能信 号的电平；以及开关控制电路，被配置成基于有源线路控制信号和所述电平移位器的输出信号来控 制所述开关的操作，。
18.根据权利要求16所述的图像传感器，还包括多个相关双采样电路，对应地连接到所述多条列线，所述多个相关双采样电路的每 一个响应于与所述多个列选择信号中的对应的一个相关的信号，而被进行使能和禁用中 的至少一个。
19.一种图像拾取设备，包括根据权利要求4所述的图像传感器；以及 处理器，被配置成控制所述图像传感器的操作。
20.根据权利要求19所述的图像拾取设备，其中所述图像传感器还包括定时控制器，被配置成在垂直消隐期期间生成和输出列地址，其中所述垂直消隐期 指示当前图像帧的最后一行和下一个图像帧的起始行之间的时间差；以及 列译码器，被配置成译码所述列地址和生成多个列选择信号。
全文摘要
图像传感器包括多条列线、多个有源线路电路以及选择电路。所述多条列线的每一条连接到多个像素中的对应的一个。所述多个有源线路电路的每一个连接到所述多条列线中的对应的一条。所述选择电路被配置成基于多个列选择信号来使能所述多个有源线路电路的一部分。
文档编号H04N5/378GK102025928SQ201010281089
公开日2011年4月20日 申请日期2010年9月9日 优先权日2009年9月9日
发明者金丙祚, 金敬珉, 金泰瓒, 高京民 申请人:三星电子株式会社