专利名称：用于图像传感器的列输出电路的制作方法
技术领域：
本发明大体上涉及图像传感器领域，且更特定来说，涉及在图像传感器中的列输出电路。
背景技术：
例如互补金属氧化物半导体图像传感器的图像传感器从像素阵列输出图像信号到列输出电路。图I是根据现有技术的第一列输出电路的示意图。在像素阵列100中的每一像素列电连接到取样及保持电路102。为简单起见，图I中仅展示一个取样及保持电路。电容器104各自经由开关108电连接到列输出线106。每ー电容器104通过开关112中的一者电连接到相应的局部总线110并经由开关116中的一者最終电连接到相应的全局总线114。放大器118连接到全局总线114及接收存储于电容器104上的信号。
当从像素阵列100中读出聚积电荷时，通常将一行像素的复位信号同时存储在取样及保持电路102中的ー个电容器104上及将图像信号存储在其它电容器104上。串行地执行读出电容器108上的经存储电荷。为了从连接到列线106的电容器108读出电荷，首先将局部总线110及全局总线114预充电到參考电压以防止由从前一列读出的电荷造成的“存储器”效应。接着闭合开关112及116中的适当开关，且在电容器108与全局总线114的寄生电容之间重新分配经存储的电容器电荷。然而，由相对较长的全局总线产生的寄生电容减小所恢复信号的増益。为了补偿这种减小的増益，施加増益到从放大器118中读出的电荷。所述经施加的増益使噪声电平和信号电平一起増加，这是非期望的結果，因为所述噪声使所捕捉的图像的质量降级。图2是根据现有技术的第二列输出电路的示意图。再一次，像素阵列200中的每一像素列电连接到取样及保持电路202。为简单起见，图2中仅展示一个取样及保持电路。每ー取样及保持电路202包含分别经由开关208各自电连接到像素列总线206的一对电容器204。每ー电容器204电连接到相应的缓冲放大器210以存储来自电容器204的电荷及使在所述电容器204上的信号与局部总线212隔离。缓冲放大器210通过开关214电连接到局部总线212及经由开关218最終电连接到全局总线216。使用结合图I所描述的相同方法从像素阵列200中读出聚积电荷。图2中的缓冲放大器210是以与像素列的宽度相同的宽度构建，所述宽度通常很小。因为众所周知放大器噪声与晶体管大小是逆相关，所以这些缓冲器所需的很小的大小严重损害了它们的噪声及速度性能。对于N个像素的阵列例示2*N个缓冲器所需的空间是此方法的另ー缺点。
发明内容
在图像传感器中的像素阵列包含以行及列布置的多个像素，其中每ー像素列电连接到列输出线。取样及保持电路电连接到每一列输出线。在根据本发明的一个实施例中，每ー取样及保持电路包含ー个用于接收及存储信号电压的电容器及用于接收及存储复位电压的第二电容器。
所述取样及保持电路被划分成相异群组，其中每一群组包含两个或两个以上取样及保持电路。一对缓冲器电连接到每ー相异群组。一条全局总线接收来自缓冲器的至少ー部分的信号电压而另ー全局总线接收来自其它缓冲器的至少一部分的复位电压。所述全局总线可包含一或ー个以上信号线。所述图像传感器可包含于图像捕捉装置中。
參考下列图式更好地理解本发明的实施例。所述图式的元件未必是相对于彼此按比例绘制的。图I是根据现有技术的第一列输出电路的示意图；
图2是根据现有技术的第二列输出电路的示意图；图3是在根据本发明的实施例中的图像捕捉装置的简化框图；图4是在根据本发明的实施例中的图像传感器的俯视图的框图；图5是适用于在根据本发明的实施例中的图像传感器306的像素及第一列输出电路的不意图；图6是在根据本发明的实施例中的多个列输出电路的示意图；图7是适用于在根据本发明的实施例中的图像传感器306的第二列输出电路的示意图；图8是在根据本发明的实施例中的第二列输出的更详细示意图；图9说明图8中的放大器800的示范性时序图；以及图10是描绘在根据本发明的实施例中的用于从像素阵列读出信号的方法的流程图。
具体实施例方式在整个说明书及权利要求书中，下列术语采用与本文中明确相关联的意义，除非上下文另有明确指示。“一”、及“所述”的意义包含复数參考，“在...中”的意义包含“在...中”和“在...上”。术语“连接”意谓所连接的物项之间的直接电连接，或通过ー个或ー个以上无源或有源中间装置的间接连接。术语“电路”意谓被连接在一起以便提供所需功能的单ー组件或多个组件，所述组件为有源的或无源的。术语“信号”意谓至少ー电流、电压或数据信号。參考图式，在全部视图中相同数字指示相同部件。图3为根据本发明的实施例中的图像捕捉装置的简化框图。图像捕捉装置300实施为图3中的数码相机。所属领域的技术人员应认识到，数码相机仅为可利用合并有本发明的图像传感器的图像捕捉装置的ー个实例。其它类型的图像捕捉装置(例如，蜂窝式电话照相机、扫描仪及便携式数码摄像机)可与本发明一起使用。在数码相机300中，来自主题场景的光302被输入到成像级304。成像级304可包含例如透镜、中性密度滤光器、光圈及快门等常规元件。光302由成像级304聚焦以在图像传感器306上形成图像。图像传感器306通过将入射光转换为电信号而捕捉一个或ー个以上图像。数码相机300进ー步包含处理器308、存储器310、显示器312及ー个或ー个以上额外输入/输出(I/O)元件314。虽然在图3的实施例中显示为单独元件，但是成像级304可与图像传感器306及可能地与数码相机300的ー个或ー个以上额外元件集成以形成照相机模块。举例来说，处理器或存储器可在根据本发明的实施例中与照相机模块中的图像传感器306集成。举例来说，处理器308可实施为微处理器、中央处理单元(CPU)、专用集成电路(ASIC)、数字信号处理器(DSP )，或其它处理装置，或多个这种装置的组合。成像级304及图像传感器306的各种元件可由从处理器308供应的时序信号或其它信号控制。存储器310可被配置为任何类型的存储器，例如，呈任何组合的随机存取存储器(RAM)、只读存储器(ROM)、快闪存储器、基于磁盘的存储器、可移动存储器、或其它类型的存储元件。由图像传感器306捕捉的给定图像可由处理器308存储于存储器310中及呈现于显示器312上。显示器312通常是有源矩阵彩色液晶显示器(LCD)，然而可使用其它类型的显示器。所述额外I/O元件314可包含(例如)各种屏幕上控件、按钮或其它用户接ロ、网络接ロ或存储器卡接ロ。应理解，展示于图3中的数码相机可包括所属领域的技术人员所知类型的额外或替代元件。本文中未特定展示或描述的元件可能选自所属领域中已知的元件。如先前所提及，本发明可在很多种图像捕捉装置中实施。本文所描述的实施例的某些方面还可至少部分以由图像捕捉装置的ー个或ー个以上处理元件执行的软件的形式实施。所属领域的技术人员将明白，依据本文中所提供的教示内容，此软件可以简单直接的方式实施。现在參考图4，其展示在根据本发明的实施例中的图像传感器的俯视图的框图。图像传感器306包含通常以行及列布置、形成像素阵列402的许多像素400。图像传感器306进ー步包含列解码器404、行解码器406、数字逻辑408、多个模拟或数字输出电路410，及时序发生器412。在像素阵列402中的像素400的每一列电连接到输出电路410。时序发生器412产生从像素阵列402读出信号所需的信号。如稍后将结合图6到图8描述，可在两个或两个以上像素列之间共享输出电路的部分。在根据本发明的实施例中，图像传感器306实施为x-y可寻址图像传感器，例如互补金属氧化物半导体(CMOS)图像传感器。因此，列解码器404、行解码器406、数字逻辑408、模拟或数字输出通道410及时序发生器412经实施为操作性地连接到像素阵列400的标准CMOS电子电路。与像素阵列402的取样及读出以及对应图像数据的处理相关联的功能性可至少部分以存储于存储器310 (见图3)中及由处理器308执行的软件的形式实施。所述取样及读出电路的部分可布置于图像传感器306外部或(举例来说)与像素阵列402成一体地形成于具有像素阵列的光检测器及其它元件的共同集成电路上。所属领域的技术人员将认识到可在根据本发明的其它实施例中实施其它外围电路配置或架构。图5是在根据本发明的实施例中适用于图像传感器306中的像素及列输出电路的示意图。像素400包含光检测器500、转移栅极502、电荷到电压转换机构504、放大器506、复位晶体管508、电势Vdd 510及行选择晶体管512。行选择晶体管512的一个源极/漏极连接到放大器506的源极/漏极及复位晶体管512的另一源极/漏极连接到列输出线514。复位晶体管508的一个源极/漏极及放大器506的一个源极/漏极维持在电势Vdd510处。复位晶体管508的另一源极/漏极及放大器506的栅极连接到电荷到电压转换机构504。
光检测器500响应于光照射像素阵列402 (图4)而收集电荷载流子。使用转移栅极502来将聚积的电荷载流子从光检测器500转移到电荷到电压转换机构504。电荷到电压转换机构504将电荷转换为电压信号。在根据本发明的实施例中，电荷到电压转换机构306是配置为浮动扩散区放大器506放大电荷到电压转换机构504中的电压。在根据本发明的实施例中，放大器506是实施为源极随耦晶体管。在读出像素之前，使用复位晶体管508将电荷到电压转换机构504复位到电势Vdd 510。使用行选择晶体管512选择像素阵列402中的像素行。当行选择晶体管512为作用中时，在放大器506上的电压被转移到列输出线514及传输到取样及保持电路516。当电荷到电压转换机构504被复位到已知电势时，闭合开关SI,从电荷到电压转换机构504读取复位电压及将所述复位电压存储于电容器518上。其后，由光检测器500聚积的电荷被转移到电荷到电压转换机构504。断开开关SI，闭合开关S2及从电荷到电压转换区域504读取信号电压。所述信号电压存储于电容器520上。接着断开开关S2以使取样及保持电路516与像素400电隔离。此读出过程对于在像素阵列402(图4)中的一行像素中的所有像素来说通常是同时发生的。接着可一次一个取样及保持电路地从取样及保持电路516中读出电压(S卩，串行读出)。在读出给定列之前，闭合开关S7及S8，接着将其断开以将小的局部总线寄生电容预充电到參考电压，以防止由前一列的读出造成的“存储器”效应。接着闭合开关S3及S4，且存储于电容器518、520上的电压被转移到局部总线522。在图5实施例中，局部总线522包含两个信号线，其中开关S3电连接到ー个信号线及开关S4电连接到另ー个信号线。因此，连接到开关S3的信号线接收信号电压，而连接到开关S4的信号线接收复位电压。缓冲放大器524、526各自连接到局部总线522中的信号线中的一者。缓冲放大器524接收来自电容器518的电压且缓冲放大器526接收来自电容器520的电压。缓冲放大器524、526经由开关S5、S6将所述电压传递到全局总线528上。在图5实施例中，全局总线528包含两个信号线，其中缓冲放大器524电连接到ー个信号线及缓冲放大器526电连接到另ー个信号线。在根据本发明的实施例中，缓冲放大器524、526被实施为单位增益放大器。在根据本发明的实施例中，时序发生器412(图4)可发生信号，以用于在像素阵列402中选择像素400，用于将电荷从光检测器500转移到电荷到电压转换区域504，用于复位像素以及用于断开和闭合开关SI到S8。在根据本发明的其它实施例中，这些信号的ー些或全部可图像捕捉装置中发生且被传输到图像传感器306。仅举例来说，可使用图3中的处理器308来提供这些信号的ー些或全部到图像传感器306。虽然图5仅描绘一个像素400及取样及保持电路516，所属领域的技术人员将认识到多个像素(例如，像素列)连接到列输出线514，且典型图像传感器包含用于每一列输出线514的取样及保持电路。此外，可在根据本发明的其它实施例中不同地实施像素400。仅举例来说，像素400可配置为三晶体管(3T)像素或可利用共享像素架构。现在參考图6，其展示在根据本发明的实施例中的多个列输出电路412的布置的示意图。来自像素阵列(图6中未展示)的列输出线514连接到取样及保持电路516a、516b。每ー取样及保持电路包含开关S1、S2、S3、S4及如图5所示而配置的电容器518、520。
在图6所示的实施例中，局部总线522包含四个信号线，其中缓冲放大器524、526电连接到在局部总线522中的相应的信号线。取样及保持电路516a、516b的每ー输出电连接到所述信号线中的相应ー者。因此，连接到缓冲放大器524的两个信号线中的一者接收信号电压，而连接到缓冲放大器524的另ー个信号线接收来自连接到缓冲放大器524的取样及保持电路的复位电压。类似地，连接到缓冲放大器526的两个信号线中的一者接收信号电压，而连接到缓冲放大器526的另ー个信号线接收来自连接到缓冲放大器526的取样及保持电路的复位电压。取样及保持电路516a、516b被划分成若干群组600。在图6所示的实施例中，在每一群组600中的取样及保持电路516a电连接到缓冲放大器526，而取样及保持电路516b电连接到缓冲放大器524。全局总线528a、528b各自包含两个信号线。每一取样及保持电路516a、516b的输出经由开关602连接到全局总线528a、528b中的相应的信号线。在图6所示的实施例中，缓冲放大器526的输出电连接到全局总线528a中的信号线，而缓冲放大器524的输出电连接到全局总线528b中的信号线。 差动放大器604、606分别电连接到全局总线528a、528b。在根据本发明的实施例中，每ー差动放大器604、606计算来自取样及保持电路的信号电压与复位电压之间的差信号。可使用任何类型的差动放大器实施差动放大器604、606。可在根据本发明的实施例中使用的一个示范性差动放大器是可编程的増益放大器。图5的列输出电路比现有技术列输出电路(例如图2说明的列电路)具有更少噪声及更高空间效率。对于M个列电路仪需一个缓冲放大器524、526，其中M是大于I的整数。仅举例来说，在根据本发明的实施例中，M等于64。在根据本发明的其它实施例中，M可等于不同的值。图5的列输出电路由于需要较少缓冲放大器，因而允许缓冲放大器更大及具有较高噪声性能，而比图2的现有技术列电路具有更少噪声。图5的列输出电路比图I的现有技术列电路具有更少噪声，因为局部缓冲器524及526使全局总线528的相对较大的寄生电容与局部总线528隔离。如先前所讨论，在图I的现有技术列电路中，经恢复的信号的增益由全局总线的寄生电容衰減。必须施加増益以补偿此衰减，其増加所述经恢复的信号中的噪声。图7是在根据本发明的实施例中适用于图像传感器306中的第二列输出电路的示意图。来自像素阵列702的列输出线700连接到取样及保持电路1、2、3、. . .、126、127、...、n。在根据本发明的实施例中，每ー取样及保持电路被配置为类似于图5中所展示的取样及保持电路516。在展示于图7中的实施例中，缓冲放大器704、706、708、710的输入电连接到局部总线712。为简单起见，局部总线712被描绘为单端的。全局总线714、716、718、720分别电连接到缓冲放大器704、706、708、710的输出。为简单起见，全局总线714、716、718、720也被描绘为单端的。全局总线714、716电连接到摸/数通道722，而全局总线718、720电连接到模/数通道724。模/数通道722、724在全局总线714、716、718、720上接收模拟电压信号且将所述信号转换为数字信号。图8是在根据本发明的实施例中的第二列输出电路的更详细示意图。代表性取样及保持电路63、64、65、66各自连接到列输出线(图8中未展示)及局部总线712a、712b。在根据本发明的实施例中，每ー取样及保持电路被配置为类似于图5中所展示的取样及保持电路516。取样及保持电路63、64、65、66分别电连接到缓冲放大器704、706、708、710。缓冲放大器704的输出经由全局总线714a、714b电连接到差动放大器800，而缓冲放大器706的输出经由全局总线716a、716b电连接到差动放大器800。缓冲放大器708的输出经由全局总线718a、718b电连接到差动放大器802，而缓冲放大器710的输出经由全局总线720a、720b电连接到差动放大器802。在展示于图8中的实施例中，差动放大器800、802接收来自每ー取样及保持电路的复位电压及信号电压及从所述信号电压减去所述复位电压。在根据本发明的实施例中，差动放大器800、802被配置为具有双重取样电容器的可编程增益放大器。差动放大器800、802的输出分别电连接到放大器804、806。在根据本发明的实施例中，放大器804、806被配置为可编程的增益放大器。放大器804、806的输出电连接到模/数转换器(ADC)808。在根据本发明的实施例中，用两个通道810、812和单ー时钟相位实施 ADC 808。且最終，ADC 808的输出电连接到选择器电路814。在根据本发明的实施例中，选择器电路814被配置为数字多路转接器。两个模/数通道722、724及选择器电路814的使用在串行读出相位提供了并行性(并行转串行转换)，从而增加了图像传感器的读出速度。在根据本发明的一个实施例中，两个模/数通道722、724及一个选择器电路814定位于像素阵列的顶部和底部。因此，每ー模/数通道从在像素阵列中的像素的四分之一像素接收电压信号。根据本发明的其它实施例可使用任何数目的差动放大器、放大器或选择器电路以从像素阵列接收信号。展示于图7及图8中的实施例可使用相对短的预充电相位(PC)及较长读出相位。在此情况下，每ー放大器800、802具有更多可用时间以安定于读出相位中，因而减小每ー放大器所需的带宽。这允许减小功率消耗及噪声。图9说明放大器800的示范性时序图。相对于40兆赫50%工作循环的单一通道放大器，可用的取样及保持电路安定时间在图9实施例中增至三倍。这产生放大器800所需的带宽的三分之ニ的减小。众所周知，放大器所需的供应电流与所需带宽的平方成比例地变化。因此，与以现有技术全带宽操作的放大器相比，在此实施例中以1/3带宽操作的放大器需要1/9的电流。因此，用于双通道差动放大器800、802的总电流是现有技术40兆赫50%工作循环的单一通道放大器所需的电流的2/9 或 22%。现在參考图10，其展示描绘在根据本发明的实施例中用于从像素阵列读出信号的方法的流程图。在根据本发明的实施例中，取样及保持电路电连接到像素阵列的每一列输出线。所述取样及保持电路被划分成M个群组，其中每一群组包含两个或两个以上取样及保持电路。M是大于I的整数。最初，来自像素阵列中的一行像素的电压信号或图像信号被传输到取样及保持电路，如框1000所示。在根据本发明的实施例中，所述取样及保持电路被配置为图5中所展示的取样及保持电路516。接下来，在框1002处选择在取样及保持电路的每一群组中的一个取样及保持电路。局部总线被预充电且信号被从经选择的取样及保持电路传输到连接到取样及保持电路的每一群组的缓冲放大器(框1004)。将所述信号从所述取样及保持电路传输到连接到所述取样及保持电路的ー个或ー个以上差动放大器(框1006)。所述信号可串行或并行地传输到所述缓冲放大器，其中当并行传输时，所述信号中的ー些或全部被同时传输。图7及图8说明输出结构，其可用来并行地传输来自缓冲放大器的信号。接着在框1008处确定来自全部像素或全部所需像素的信号是否已被读出。如果不是，那么过程传递到框1010，在框1010中在每一群组中选择新取样及保持电路。接着所述方法返回到框1004，且重复直到从像素阵列中读出全部所需信号为止。零件列表O、I、2、3取样及保持电路30、31、32、33、34、35 取样及保持电路 62、63、64、65、66、67 取样及保持电路94、95、96、97、98、99 取样及保持电路100像素阵列102取样及保持电路104电容器106列输出线108 开关110局部总线112 开关114全局总线116 开关118放大器126、127取样及保持电路200像素阵列202取样及保持电路204电容器206列输出线208 开关210放大器212局部总线214 开关216全局总线218 开关300图像捕捉装置302 光304成像级306图像传感器308处理器310存储器
312显示器314额外输入/输出(I/O)兀件400像素402像素阵列404列解码器406行解码器408数字逻辑410多个模拟或数字输出电路
412时序发生器500光检测器502转移栅极504电荷到电压转换机构506放大器508复位晶体管510电势 Vdd512行选择晶体管514列输出线516取样及保持电路518电容器520电容器522局部总线524缓冲放大器526缓冲放大器528全局总线600取样及保持电路群组602开关604差动放大器606差动放大器700列输出线702像素阵列704缓冲放大器706缓冲放大器708缓冲放大器710缓冲放大器712局部总线714全局总线716全局总线718全局总线720全局总线
722摸/数通道724摸/数通道800差动放大器802差动放大器804放大器
806放大器808摸/数转换器810 通道812 通道814选择器电路
权利要求
1.ー种图像传感器，其包括 像素阵列，其包含以行及列布置的多个像素，其中在各列中的所述像素电连接到列输出线； 多个取样及保持电路，各取样及保持电路电连接到相应列输出线，其中各取样及保持电路包含用于接收信号电压的第一电容器及用于接收复位电压的第二电容器； 多对缓冲器，其中各对缓冲器电连接到含两个或两个以上取样及保持电路的相异群组；以及 用于接收来自缓冲器的至少一部分的所述信号电压的第一全局总线及用于接收来自其它缓冲器的至少一部分的复位信号的第二全局总线。
2.根据权利要求I所述的图像传感器，其进ー步包括至少ー个差动放大器，所述差动 放大器电连接到所述第一全局总线及所述第二全局总线，所述差动放大器用于接收所述信号电压及所述复位电压且用于确定所述信号电压与所述复位电压之间的差值。
3.根据权利要求I所述的图像传感器，其中所述第一全局总线及所述第二全局总线各包括两个信号线。
4.根据权利要求3所述的图像传感器，其中所述至少一个差动放大器连接到所述第一全局总线及所述第二全局总线中的四个信号线及经配置以提供并行到串行转换。
5.根据权利要求I所述的图像传感器，其进ー步包括用于接收来自所述多对缓冲器中的一个缓冲器的至少一部分的所述图像信号的第三全局总线，及用于接收来自所述多对缓冲器中的其它缓冲器的至少一部分的所述复位信号的第四全局总线。
6.一种图像捕捉装置，其包括 图像传感器，其包含 像素阵列，其包含以行及列布置的多个像素，其中在各列中的所述像素电连接到列输出线； 多个取样及保持电路，各取样及保持电路电连接到相应列输出线，其中各取样及保持电路包含用于接收信号电压的第一电容器及用于接收复位电压的第二电容器； 多对缓冲器，其中各对缓冲器电连接到含两个或两个以上取样及保持电路的相异群组；以及 用于接收来自缓冲器的至少一部分的所述信号电压的第一全局总线及用于接收来自其它缓冲器的至少一部分的复位信号的第二全局总线。
7.根据权利要求6所述的图像传感器，其进ー步包括至少ー个差动放大器，所述差动放大器电连接到所述第一全局总线及所述第二全局总线，所述差动放大器用于接收所述信号电压及所述复位电压且用于确定所述信号电压与所述复位电压之间的差值。
8.根据权利要求6所述的图像传感器，其中所述第一全局总线及所述第二全局总线各包括两个信号线。
9.根据权利要求8所述的图像传感器，其中所述至少一个差动放大器连接到所述第一全局总线及所述第二全局总线中的四个信号线且经配置以提供并行到串行转换。
10.根据权利要求6所述的图像传感器，其进ー步包括用于接收来自所述多对缓冲器中的一个缓冲器的至少一部分的所述图像信号的第三全局总线，及用于接收来自所述多对缓冲器中的其它缓冲器的至少一部分的所述复位信号的第四全局总线。
11.一种用于从图像传感器中的像素阵列中读出信号的方法，其中取样及保持电路接收来自所述像素阵列中的像素的一部分的所述信号且所述取样及保持电路被划分成M个群组，其中M是大于I的整数，所述方法包括 将信号从像素的所述部分传输到所述取样及保持电路； 在各群组中选择ー个取样及保持电路； 将信号从所述所选择的取样及保持电路传输到电连接到各群组的缓冲放大器；以及 将所述信号从所述缓冲放大器传输到ー个或ー个以上差动放大器。
12.根据权利要求11所述的方法，其进ー步包括 确定是否已将来自所需数目的像素的所述信号传输到所述ー个或ー个以上差动放大器； 如果还未将所有所述信号传输到所述ー个或ー个以上差动放大器，那么在各群组中重复选择一个取样及保持电路；将信号从所述所选择的取样及保持电路传输到电连接到各群组的缓冲放大器；以及将所述信号从所述缓冲放大器传输到ー个或ー个以上差动放大器直到已将所有所述像素传输到所述ー个或ー个以上差动放大器。
全文摘要
在图像传感器中的像素阵列包含以行及列布置的多个像素，其中各像素列电连接到列输出线。取样及保持电路电连接到各列输出线。在根据本发明的一个实施例中，各取样及保持电路包含一个用于接收及存储信号电压的电容器及用于接收及存储复位电压的第二电容器。所述取样及保持电路被划分成相异群组，其中各群组包含两个或两个以上取样及保持电路。一对缓冲器电连接到各相异群组。一条全局总线接收来自缓冲器的至少一部分的信号电压而另一全局总线接收来自其它缓冲器的至少一部分的复位电压。所述全局总线可包含一个或一个以上信号线。
文档编号H04N5/378GK102656880SQ201080056470
公开日2012年9月5日 申请日期2010年12月8日 优先权日2009年12月22日
发明者布鲁斯·V·约翰逊 申请人:全视科技有限公司