信号发送装置和信号发送方法

专利名称：信号发送装置和信号发送方法
技术领域：
本发明涉及一种适合应用于发送从例如具有RGB全像素结构的图像传感器输出的图像信号的情况的信号发送装置和信号发送方法。
背景技术：
到目前为止已开发了超过HD(高清晰度)信号的超高清晰度图像信号的接收系统和成像系统，所述HD (高清晰度)信号是现行的每帧1920样本X1080行的图像信号(视频信号)。例如，在国际协会中标准化了作为具有四倍或者十六倍于当前HD像素数量的下一代广播格式的UHDTV(超高清晰度电视)标准。作为国际协会，存在ITU(国际电信联盟)、 SMPTE(电影与电视工程师学会)等。向ITU和SMPTE提出的视频标准涉及两倍和四倍于1920样本X 1080行的图像信号的样本数量和行数量的3840样本X2160行的图像信号以及7680样本X4320行的图像信号。已在ITU被标准化的视频标准称作为LSDI (大屏幕数字成像)，并且已提交给SMPTE 的视频标准被称为UHDTV。将参考图15说明在SMPTE2048-1和SMPTE2036-0 (UHDTV)中规定的4096水平样本、3840或7680水平样本标准中的像素的样本结构。图15是示出了作为4096标准的样本结构示例的R，、G，B，、Y，、Cb，Cr，，4:4:4的
系统的说明图。在系统中，RGB或YcbCr的组件包括在所有的样本中。作为用于说明图15的帧，4096样本X 2160行构成了一个帧。在SMPTE标准中，具有破折号的信号(例如R’、G’和B’ )指示已对其完成了伽马校正的信号。在此以前，广播摄像机用作为发送图像信号的发送装置并且CCU(通信控制单元) 用作为接收图像信号的接收装置。双密度拜耳装置用于可输出4kX^信号(4k样本X^ 行的超高清晰度信号)的当前使用的摄像机的成像设备中。这里，在双密度拜耳装置中，正常拜耳装置中的像素被布置为使得相互以45度(的角度)成对角线。每一个像素在垂直和水平方向上具有正常拜耳结构中的像素的一半尺寸。因此，G通道具有对应于4kX^的像素数量的分辨率。下一代成像设备被设想为具有三板SMPTE2048-1或SMPTE2036-1 (UHDTV)中规定的4096水平样本、3840或7680水平样本标准中的RGB样本结构。然而，认为是原始数据中对应于16比特的图像信号从摄像机发送到(XU(通信控制单元)，而不是SMPTE2048-1或 2036-1 (UHDTV)所规定的10比特、12比特的量化信号。在JP-A-2005-328494(专利文档1)中，公开了一种以10(ibps或更高的比特率来发送作为一种4kX2k信号的3840X2160/30P.30/1. 001P/444/12比特信号的技术。符号[3840X2160/30P]表示[水平方向上的像素数量]X [垂直方向上的像素数量]/[每秒钟帧的数量]。符号[4:4:4]在原色信号发送系统的情况下表示[红色信号R 绿色信号G 蓝色信号B]的比例，并且在色差信号发送系统的情况下表示[亮度信号Y:第一色差信号Cb:第二色差信号Cr]的比例。

发明内容
在背景技术中，当使用在摄像机和CCU之间发送的图像信号的帧率时，使用 23. 98P、24P、25P、29. 97P、30P、47. 95P、48P、50P、59. 94P 和 60P,并且将 16 比特用作为量化
比特率。因此，当像素的数量增加时，摄像机的功耗也增加了。要求由光纤等从摄像机发送原始数据(全尺寸数据)，其中C⑶中包括的信号处理单元需要来自C⑶等的远程馈送。然而，难于发送信号，因为还没有对用于发送要从具有全像素结构(其中，RGB像素布置在每一个样本中)的成像设备接收的图像信号的接口或接口数据结构。因此，期望通过使用现有的发送格式发送从具有全像素结构(其中RGB像素布置在每一个样本中)的成像设备接收的图像信号。根据本发明的实施例，对于从具有RGB全像素结构的成像设备在行方向上顺序读取并且用特定数量的样本输入的图像信号执行处理，在所述RGB全像素结构中，布置在一个样本中的R、G和B像素分别输出R、G和B图像信号。首先，用类似于SAV或EAV的开始代码在与HD-SDI中的C通道对应的有源区上交替地复用从布置在相同样本中的B、R像素读取的图像信号，以生成B/R通道。另外，用开始代码在与HD-SDI中的Y通道对应的有源区上顺序地复用从行方向上相邻的G像素读取的图像信号，以生成G通道。然后，输出串行数字数据，串行数字数据是对具有与HD-SDI对应的数据结构的B/ R通道和G通道的有源区以及包括SAV、EAV、LN和CRCC的辅助数据区进行8B/10B编码和转换而获得的。根据上面的结构，可通过复用和进行8B/10B编码来发送从具有RGB全像素结构 (其中每一个样本中布置有RGB像素)的成像设备接收的图像信号。根据本发明的实施例，在与HD-SDI中的C通道对应的有源区上交替地复用从由具有RGB全像素结构的成像设备接收的图像信号中的B、R像素读取的图像信号，以生成B/ R通道。另外，在与HD-SDI中的Y通道对应的有源区上顺序地复用从G像素读取的图像信号，以生成G通道。因此，可以通过类似于背景技术中的HD-SDI的发送格式的数据格式来发送图像信号。此外，因为可使用过去所使用的传输线，可获得增强便利性的优点。


图1是示出根据本发明第一示例实施例的用于电视广播的摄像机传输系统的整体结构的视图；图2是从RGB全像素结构的像素输出的图像信号的示例；图3是示出根据本发明第一实施例的摄像机的内部配置示例的框图；图4是示出根据本发明第一实施例的SAV/EAV复用单元的内部配置示例的框图；图5是示出根据本发明第一实施例的从信号处理单元提供到可处理6G信号的6G 复用器FPGA的信号的处理示例的说明图；图6A到6C是示出根据本发明第一实施例的以5. 94Gbps发送图像信号的数据结构的示例的说明图7是示出根据本发明第二实施例的从信号处理单元提供到可处理6G信号的6G 复用器FPGA的信号的处理示例的说明图；图8A到8C是示出根据本发明第二实施例的以5. 94Gbps发送图像信号的数据结构(6G链路A到C)的示例的说明图；图9A到9C是示出根据本发明第二实施例的以5. 94Gbps发送图像信号的数据结构(6G链路D到F)的示例的说明图；图10是示出根据本发明第三实施例的信号处理单元的内部配置示例的框图；图IlA和IlB是示出根据本发明第三实施例的以10.692(ibpS发送图像信号的数据结构的示例的说明图；图12是示出根据本发明第四实施例的信号处理单元的内部配置示例的框图；图13A到13C是示出根据本发明第四实施例的以10. 692(ibpS发送图像信号的数据结构的示例的说明图；图14是示出根据本发明第五实施例的宽银幕的示例的说明图；图15是示出UHDTV标准的样本结构的示例的说明图。
具体实施例方式以下，将说明用于实现本发明的最佳模式。说明将按照以下顺序进行。1.第一实施例(通过使用8B/10B代码以3通道5. 94Gbps发送 4kX2k/23. 98P-30P/4:4:4(RGB)/16 比特的信号的示例)2.第二实施例(通过使用8B/10B代码以6通道5. 94Gbps发送 4kX2k/47. 95P-60P/4:4:4(RGB)/16 比特的信号的示例)3.第三实施例(通过使用8B/10B代码和扰码以2通道10. 692Gbps发送 4kX2k/23. 98P-30P/4:4:4(RGB)/16 比特的信号的示例)4.第四实施例(通过使用8B/10B代码和扰码以3通道10. 692Gbps发送 4kX2k/47. 95P-60P/4:4:4(RGB)/16 比特的信号的示例)5.第五实施例(通过使用8B/10B代码和扰码以2通道10. 692Gbps发送宽银幕 (长宽比1 2.4)4kX2k/4:4:4(RGB)/36P/16比特的信号的示例)6.第六实施例(通过使用8B/10B代码和扰码以3通道10. 692Gbps发送宽银幕 (长宽比 1 2. 4)4kX2k/4:4:4(RGB)/72P/16 比特的信号)<1.第一实施例>[通过使用8B/10B代码以3通道5.94Gbps发送 4kX2k/23. 98P-30P/4:4:4(RGB)/16 比特的信号的示例]以下，将参考图1到图6C说明本发明的第一实施例。这里，将说明通过使用8B/10B代码以3通道5. 94Gbps发送4k X2k/23. 98P-30P/4:4:4(RGB)/16 比特的信号的示例。在减少 4096X2160/23. 98P、24P、 25Ρ、29· 97Ρ、30Ρ/4:4:4、4:2:2/10比特、12比特的像素样本的方法中，可使用以下缩写。 即，23. 98Ρ、24Ρ、25Ρ、29. 97Ρ、30Ρ 缩写为 “23. 98Ρ 到 30Ρ”。此外，5. 94G 缩写为 “6G”。例如，符号“4kX 2k/47. 95P-60P/4:4:4 (RGB)/16比特信号，，表示以下含义。即，符号表示，具有RGB全像素结构的成像设备包括4096X2160个RGB像素，并且图像信号的帧率是47. 95到60P，此外，从像素输出的图像信号的量化比特率为16比特。图1是示出实施例所应用于的电视广播的信号传输系统10的整体结构的视图。信号发送系统10包括多个广播摄像机和CXU 2，其中每一个摄像机1通过光纤线缆3连接到 CCU 2。每一个摄像机1用作为信号发送装置，其应用发送串行数字信号的信号发送方法， 并且CCU 2用作为信号接收装置，其应用接收串行数字信号的信号接收方法。组合摄像机 1和CCU 2的信号传输系统10用作为发送和接收串行数字信号的信号传输系统。摄像机1具有相同的结构。每一个摄像机1是用作为信号发送装置的摄像机，其生成作为4kX2k信号的用于数字摄像机的4096X216(V23. 98P-30P/4:4:4/16比特的信号并且将信号发送到CCU 2。以下，4k样本X^行的超高清晰度信号称作为“41^乂业信号”。CCU 2是控制各个摄像机1，从各个摄像机1接收图像信号并且发送图像信号(返回视频)用于在另一个摄像机1记录期间在各个摄像机1的监视器上显示视频的单元。CXU 2用作为信号接收装置，其从各个摄像机1接收图像信号。图2是从RGB全像素结构的4kX 2k像素输出的图像信号的示例。实施例中的成像设备(随后描述的图像传感器11)具有RGB全像素结构作为像素布置，其中R、G和B像素布置在一个样本中并且一个样本分别输出图像信号R、G和B，其中每一个像素根据特定的读取定时来输出图像信号。在RGB全像素结构中，在水平方向上的大约4k个样本中分别存在大约4k个R、G和B像素。R、G和B中有效像素的数量分别为4096个像素，并且量化比特率为16比特。有效样本的数量为4096个像素(样本)，并且有效行的数量为2160行，其是HD的两倍。IH 周期对应于4400个像素(在30P的情况下)，其是HD的两倍，并且水平消隐区对应于4400 个像素-4096 = 304个像素。全部行为2250行，其是HD的两倍，并且垂直消隐行的数量对应于2250行-2160行=90行。例如从行方向(水平方向)上成像设备的左上开始以12像素为单位读取 4kX2k/4:4:4(RGB)信号。通过在148. 5MHz的时钟将图5中所示的信号折叠作为以6像素为单位的数据，信号处理单元12(参考随后描述的图幻输出以12像素为单位读取的图像信号，以使得读时钟和信号配线对应于60P信号。图3示出了摄像机1的内部配置示例。摄像机1包括具有RGB全像素结构的图像传感器11和对从图像传感器11接收的图像信号适当地执行处理的信号处理单元12。作为图像传感器11，例如使用CM0S(互补金属氧化物半导体)传感器、CCD(电荷耦合器件)成像器等。例如以12个像素为单位从成像设备的左上开始读取图像传感器11的4kX^/4:4:4(RGB)信号。信号处理单元12包括临时存储从图像传感器11接收的图像信号的RAM 15和从 RAM 15读取图像信号的图像信号读取单元13。信号处理单元12还包括向图像传感器11 提供图像信号的读时钟的读时钟提供单元14。信号处理单元12还包括控制在图像信号读取单元13处读取信号以及将所读取的图像信号写入到MM 18-1到18-12的操作的处理的读/写控制单元16。信号处理单元12还包括通过分类传感器信号来复用定时基准信号SAV、EAV的信号复用单元17。信号复用单元17包括RAM 18-1到18-12以及SAV/EAV复用单元19_1到 19-12，以用于输出八行图像信号。信号复用单元17在图像信号上复用数据，该图像信号通过从具有RGB全像素结构的图像传感器11在行方向上用特定的样本数量被顺序读取来输入，所述RGB全像素结构从布置在每一个样本中的RGB像素分别输出图像信号R、G和B。在此时，信号复用单元17交替复用从B、R像素读取的图像信号，所述B、R像素布置在像素信号中的相同样本中，以便用类似于SAV或EAV的开始代码而输入到对应于HD-SDI中的C通道的有源区上来生成B/R通道。同时，用开始代码在对应于HD-SDI中的Y通道的有源区上复用从行方向上相邻的样本中的G像素读取的图像信号，以生成G通道。在读/写控制单元16的控制下从RAM 15读取的图像信号分别写入到RAM 18-1 到18-12。提供RAM 18-1到18-12以便对应于以八个像素为单位读取图像信号的处理，并且信号被逐个像素地写入到RAM 18-1到18-12。在分类信号之后，SAV/EAV复用单元19_1 到19-12复用从RAM 18-1到18-12读取到SAV/EAV上的图像信号，然后输出每像素16比特的图像信号。读/写控制单元16不仅向RAM 18-1到18_12提供写入时钟，而且输出SAV/EAV 脉冲和148. 5MHz的时钟。脉冲和时钟用于随后的未示出的处理单元中。图4示出了 SAV/EAV复用单元19_1到19_12的内部配置示例。SAV/EAV复用单元19_1到19-12包括计算SAV/EAV、LN和CRCC的行计算单元22 和生成用于SAV/EAV的定时脉冲的SAV/EAV定时脉冲生成单元23。在RAM 18-1到18-12中，存储从图像传感器11输入的图像信号。当在该情况下直接发送图像信号时，图像信号信号接收装置不识别图像信号的断点。因此，行计算单元22 计算SAV/EAV/LN和CRCC的位置。SAV/EAV定时脉冲生成单元23从读/写定时单元16接收用于控制从图像传感器 11读取图像信号的定时的读时钟，以及有效视频周期的定时信息。定时信息是视频数据叠加在图像信号上的有效视频周期的信息。然后，SAV/EAV定时脉冲生成单元23生成定时脉冲，以用于在HD-SDI的B/R通道或G通道中的有源区上复用图像信号。SAV/EAV复用单元19_1到19_12包括切换控制单元24，该切换控制单元M执行到RAM 18-1到18-12或行计算单元22的切换以及在RAM 25中写入数据的控制。切换控制单元M基于从SAV/EAV定时脉冲生成单元23接收的定时脉冲来切换从图像传感器11 读取图像信号的定时。然后，在切换读取定时的同时，切换控制单元对在皿-501的B/R通道或G通道中的有源区上复用图像信号，并且通过切换复用SAV/EAV/LN和CRCC。图5示出了从信号处理单元12提供到可处理6G信号的6G复用器FPGA 20的信号的处理示例。以下，以5. 94Gbps发送的图像信号也称作为“6G信号”。信号处理单元12输出同时从各个R、G和B像素读取的R信号、G信号和B信号。 摄像机1包括6G复用器FPGA 20，其在每一个148. 5MHz时钟以规定顺序分类从信号处理单元12接收的R、G和B图像信号。在每一个时钟周期的SAV/EAV的定时，时脉冲输入到6G 复用器FPGA20。预先在信号处理单元12中复用SAV/EAV。尽管6G复用器FPGA 20和信号处理单元12在图5中被表示为分离的功能块，实际上，图3中的信号处理单元12的信号复用单元17被配置为6G复用器FPGA 20。当从图像传感器11输入的R、G和B图像信号的帧率是23. 98P、24P、25P、29. 97P和 30P时，6G复用器FPGA 20执行以下处理。在该情况下，需要图像传感器11具有4096 X 2160 个R、G和B像素，并且从各个像素输出的图像信号的量化比特率是16比特。
6G复用器FPGA 20 (信号复用单元17)以5. 94Gbps输出2通道串行数字数据，该数据通过以同时读取的B、R像素中的各个偶数样本或奇数样本为单位在对应于C通道的有源区上复用图像信号来获得。6G复用器FPGA 20还以5.94(ibpS输出1通道串行数字数据， 该数据通过在G像素的各个相邻样本中在对应于Y通道的有源区上复用图像信号来获得。 然后，当输入3通道串行数字数据时，8B/10B编码器21执行对HD-SDI的B/R通道和G通道中有源区以及包括SAV、EAV、LN和CRCC的辅助数据区的8B/10B编码。在那之后，8B/10B 编码器21输出已通过8B/10B编码进行了转换的串行数字数据。如上所述，6G复用器FPGA 20折叠在行方向上以12个像素为单位读取的图像信号，以使得读时钟和信号配线与图5中所示的60P信号对齐。然后，6G复用器FPGA 20在 148. 5MHz的时钟以6像素为单位输出信号。这里，按照以下方式来考虑从6G复用器FPGA 20输出的6个像素。^l^B，“Bl、Rl、B3、R3、B5 和 R5” 被认为对应于 HD 的 C 通道。“61、62、63、64、65和66”被认为对应于皿的Y通道。“82、1 2、84、1 4、86和1 6”被认为对应于!10 的 C 通道。当图像信号按照上面的顺序被复用并且被进行8B/10B转换时，各个通道可作为光或电信号以5.94(ibpS被发送。如上所述，使得要输出的图像信号的数据结构对应于HD 的Y/C通道，由此使得熟悉HD的信号处理的工程师容易理解格式。该结构还有助于识别数据转换中的错误。这里，将计算各个帧率中的传输率。[24P到30P中传输率的计算](1)4400 像素 X 2250 行 X30PX16 比特 X 10/8 = 5. 94Gbps(2) 5280 像素 X 2250 行 X 25P X 16 比特 X 10/8 = 5. 94Gbps(3) 5500 像素 X 2250 行 X 24P X 16 比特 X 10/8 = 5. 94Gbps为了识别包括附加区域的有效区域，以与HD的SAV/EAV相同的方式复用TRS(定时基准信号)信号，以便获得下面的图6A到6C中所示的数据结构。图6A到6C示出了以5. 94Gbps发送图像信号的数据结构的示例。这里，示出了 30P帧率中对应于HD-SDI的C通道的6(ibpS链路A的数据结构以及对应于HD-SDI的Y通道的6(ibpS链路B的数据结构的示例。图6A示出了在5. 94Gbps的链路A中的数据结构的示例。图6B示出了在5. 94Gbps的链路B中的数据结构的示例。图6C示出了在5. 94Gbps的链路C中的数据结构的示例。在链路A、B和C中的数据结构中，在进行8B/10B转换前，信号复用单元17将 +k28. 5、-k28. 5、DO. 0、DO. 0、DO. 0 和 DO. 0 插入到 HD-SDI 的 SAV 所插入到的区域(16 比特)，其中CTZ插入到高位的10比特中。下面的6比特例如将全部为“0(零)”。XH用作为SAV的开始代码，其由SMPTE274M-2008的表格6，SMPTE292-2008中的图2和附录定义。此外，在链路A、B和C中的数据结构中，信号复用单元17将+M8. 3、_k28. 3(可使用不同于在SAV上复用的K28. 5的8B/10B代码的任何专用代码)、D0. 0、D0. 0、D0. 0和DO. 0 插入到HD-SDI的EAV所插入的区域(16比特)中。另外，在EAV所插入的区域中，XH插入到高位的10比特中，LNO插入到高位的10比特中并且LNl (LNl的添加实现了 2250行)插入到高位的10比特中，CRCO插入到高位的10比特中并且CRCl插入到高位的10比特中。 下面的6比特例如将全部为“0 (零)”。这里，应当注意以下各项。(1)当对所有数据进行8B/10B转换时，提供2字节的K28. 5以用于检测字节边界是足够的。(2)当仅执行8B/10B转换时，保留不会被使用的比特(=“0(零)”)是没问题的。(3)通过将LNll添加到SMPTE 292中规定的LN来定义2250行。XYZ由HD-SDI (SMPTE274M)规定，然而，基于RGB全像素结构的4kX 2k的信号的有效区域来规定FVH比特的0/1占有。例如，在有效行是2204行的范围中V = 0，并且在范围外部的V消隐区域中V= 1。这里，计算在H消隐中不包括SAV/EAV的链路A、B和C的数据量。(1) 30P (4400-4096-12 (SAV/EAV)) X16X 10/8 = 5840 比特(2) 25P (5280-4096-12 (SAV/EAV)) X 16 X 10/8 = 23440 比特(3) 24P (5500-4096-12 (SAV/EAV)) X 16 X 10/8 = 27840 比特在根据上述第一实施例的摄像机1中，从成像设备读取的 4kX2k/23. 98P-30P/4:4:4(RGB)/16比特的图像信号可通过使用8B/10B代码以3通道 5.94(ibpS被发送。6G复用器FPGA 20接收用于在图5中所示的数据结构规定的SAV/EAV的定时识别图6中所示的SAV/EAV的脉冲。因此，6G复用器FPGA 20可通过使用在SAV、EAV 上复用的CTZ来识别SAV/EAV的开始定时。因此，不需要提供禁止代码来识别视频数据中的SAV/EAV，所述禁止代码在HD中被规定。这里，禁止在视频数据中使用10比特的时间处的000h-003h、3FCh-3FFh，12比特的时间处的OOOh-OOFh、FFOh-FFFh，因为它们用于TRS或 ANC头部，并且这些区域被称作为“禁止代码”。另外，从全“0”到全“1”的数据可用作为16比特图像信号。因此，当不存在为 HD(SMPTE274M)中规定的字同步而分配并且被禁止用作为视频数据的禁止代码(10比特的时间处的000h-003h、3FCh-3FFh，12比特的时间处的000h_00Fh、FFOh-FFFh)时，以及当量化比特率在视频表示中较高(例如16比特)时，这是非常有效的。当需要复用ANC/音频信号时，在16比特中高位的10比特上复用数据，以便遵循作为用于HD-SDI的ANC/音频标准的SMPTE ^1、SMPTE299等。当图像信号包括ANC/音频数据时，信号复用单元17在HD-SDI的水平辅助数据空间中复用ANC/音频数据。<2.第二实施例>(通过使用8B/10B代码以6通道5.94Gbps发送 4kX2k/47. 95P-60P/4:4:4(RGB)/16 比特的信号的示例)接下来，将参考图7到图9A到9C说明根据本发明第二实施例的摄像机1的操作示例。这里，将说明通过使用8B/10B代码以6通道5. 94Gbps发送 4kX2k/47. 95P-60P/4:4:4(RGB)/16 比特的信号的方法。图7示出了在对从信号处理单元12接收的6G R、B和G图像信号增加特定处理的 6G复用器FPGA 20中复用信号并且输出信号的示例。信号处理单元12以R、G和B像素的单位输出图像信号。6G复用器FPGA 20在每
11一个148. 5MHz的时钟分类从信号处理单元12接收的图像信号。定时脉冲在SAV/EAV的定时在每一个时钟周期输入到6G复用器FPGA 20。当从图像传感器11输入的图像信号的帧率为47. 95P到60P时，6G复用器FPGA 20 执行以下处理。在该情况下，需要图像传感器11包括4096X2160个像素并且像素输出的图像信号的量化比特率为16比特。6G复用器FPGA 20以5. 94(ibpS输出4通道串行数字数据，该数据通过以同时读取的B、R像素中的各个偶数样本为单位或各个奇数样本为单位在对应于C通道的有源区上复用图像信号来获得。6G复用器FPGA 20还以5.94(ibpS输出2通道串行数字数据，该数据通过在行方向上相邻的G像素的各个样本中在对应于Y通道的有源区上复用图像信号来获得。如上所述，6G复用器FPGA 20折叠以12个像素为单位读取的图像信号，如图7所示，以使得读时钟和信号配线与60P信号对齐。然后，6G复用器FPGA 20在148. 5MHz的时钟以6像素为单位输出信号。例如从具有RGB全像素结构的成像设备的左上开始，在148. 5MHz的时钟以12个像素为单位输出信号。这里，按照以下方式来考虑由6G复用器FPGA 20输出的12个像素。(1) “B 1、1 1、85、1 5、89和1 9”被认为对应于皿的(通道(2) “61、63、65、67、69和611”被认为对应于皿的￥通道(3) ‘坨2、1 2、86、1 6、810和1 10”被认为对应于!10的(通道(4) “62、64、66、68、610和612”被认为对应于皿的￥通道(5) “B3、R3、B7、R7、B 11 和 R11” 被认为对应于 HD 的 C 通道(6) 14、1 4、88、1 8、812和1 12”被认为对应于!10的￥通道当信号按照上面的顺序被复用并且被进行8B/10B转换时，每一个“通道”可作为光或电信号以5. 94Gbps被发送。数据结构对应于HD的Y/C通道，由此使得熟悉HD的信号处理的工程师容易理解格式并且防止错误。另外，可用与图3相同的配线和时钟频率输入/ 输出较高的4个像素中的信号，因此，在30P和60P之间切换时，切换时钟频率不是必需的， 因此可缩减硬件(电路规模)。[47. 95P到60P中传输率的计算](1)4400 像素 +2X2250 行 X60PX16 比特 X 10/8 = 5. 94Gbps(2) 5280 像素 + 2 X 2250 行 X 5OP X I6 比特 XlO/8 = 5. 94Gbps
(3) 5500 像素 + 2 X 2250 行 X 48Ρ X 16 比特 X 10/8 = 5. 94Gbps为了识别包括附加区域的有效区域，以与HD的SAV/EAV相同的方式复用TRS(定时基准信号)信号，以便获得图6A到6C中所示的数据结构。在实施例中链路A、B中的数据结构中，在进行8B/10B转换前，+k28. 5、_k28. 5、 DO. 0、DO. 0、DO. 0和DO. 0被插入到SAV(16比特)而不是HD-SDI的SAV/EAV内，其中XH 插入到高位的10比特中。在链路A、B中的数据结构中，在进行8B/10B转换前，+k28. 3、_k28. 3,DO. 0、D0. 0、 DO. 0和DO. 0被插入到EAV(16比特)中。另外，XYZ插入到高位的10比特中，LNO插入到高位的10比特中并且LNl (LNl的添加实现了 2250行)插入到高位的10比特中，CRCO插入到高位的10比特中并且CRCl插入到高位的10比特中。这里，应当注意以下各项。(1)当对所有数据进行8B/10B转换时，提供2字节的K28. 5以用于检测字节边界是足够的。(2)当仅执行8B/10B转换时，保留不会被使用的比特，保留不会被使用的比特(= “0(零)”)是没有问题的。(3)通过将LNll添加到SMPTE 292中规定的LN来定义2250行。XYZ由HD-SDI (SMPTE274)规定，然而，基于RGB全像素结构的4kX 2k的信号的有效区域来规定FVH比特的0/1占有。例如，在有有效行是2160行的范围中V = 0，并且在范围外部的V消隐区域中V= 1。计算在H消隐中不包括SAV/EAV的6G链路A、B、C和D的数据量。(1) 60P (2200-2048-12 (SAV/EAV)) X 16 X 10/8 = 2800 比特(2) 50P (2640-2048-12 (SAV/EAV)) X 16 X 10/8 = 11600 比特(3) 48P (2750-2048-12 (SAV/EAV)) X 16 X 10/8 = 13800 比特图8A到8C和图9A到9C示出了对应于HD-SDI的C通道、Y通道的数据结构。图8A仅示出了对应于HD-SDI的C通道的6(ibpS的链路A的数据结构中的1、5、
9、...样本。图8B仅示出了对应于HD-SDI的Y通道的6(ibpS的链路B的数据结构中的奇数样本。图8C仅示出了对应于HD-SDI的C通道的6(ibpS的链路C的数据结构中的2、6、
10、...样本。图9A仅示出了对应于HD-SDI的Y通道的6(ibpS的链路D的数据结构中的偶数样本。图9B仅示出了对应于HD-SDI的C通道的6(ibpS的链路E的数据结构中的3、7、
11、…样本。图9C仅示出了对应于HD-SDI的C通道的6(ibpS的链路F的数据结构中的4、8、
12、...样本。这里，奇数样本表示G的奇数样本，偶数样本表示G的偶数样本。在根据上述第二实施例的摄像机1中，从成像设备读取的 4kX2k/47. 95P-60P/4:4:4(RGB)/16比特的图像信号可通过使用8B/IOB代码以6通道 5. 94Gbps被发送。6G复用器FPGA 20接收用于在图8A到8C中所示的数据结构规定的SAV/ EAV的定时识别图7中所示的SAV/EAV的脉冲。因此，6G复用器FPGA 20可通过使用在图8A 到8C以及图9A到9C中所示的XYZ来识别SAV/EAV的开始定时。因此，不需要提供禁止代码(10比特的时间处的000h-003h、3FCh-3FFh，12比特的时间处的000h-00Fh、FF0h_FFFh) 来识别视频数据中的SAV/EAV。另外，从全“0”到全“1”的数据可用作为16比特图像信号。当量化比特率在视频表示中较高(例如16比特)时，这是非常有效的。当需要复用ANC/音频信号时，在16比特中高位的10比特上复用数据，以便遵循作为用于HD-SDI的ANC/音频标准的SMPTE 29USMPTE299等。
<3.第三实施例>(通过使用8B/10B代码和扰码以2通道10.692Gbps发送 4kX2k/23. 98P-30P/4:4:4(RGB)/16 比特的信号的示例)接下来，将参考图10和图IlA和IlB说明根据本发明第三实施例的摄像机1的操作示例。这里，将说明通过使用8B/10B代码和扰码以2通道10. 692Gbps发送 4kX2k/23. 98P-30P/4:4:4(RGB)/16 比特的信号的方法。图10示出了信号处理单元30的内部配置示例。信号处理单元30从信号处理单元12接收4kX^的信号或通过将信号复用为3 通道5. 94Gbps而获得的信号。然后，信号处理单元30包括TRS检测单元31_1，该TRS检测单元31-1根据从信号复用单元17输入的B/R奇数通道中的具有对应于HD-SDI的数据结构的信号来检测复用的TRS。信号处理单元30还包括TRS检测单元31-2，该TRS检测单元31-2根据从信号复用单元17输入的G通道中的具有对应于HD-SDI的数据结构的信号来检测复用的TRS。信号处理单元30还包括TRS检测单元31-3，该TRS检测单元31_3根据B/R偶数通道中的具有对应于HD-SDI的数据结构的信号来检测复用的TRS。此外，信号处理单元30包括8B/10B编码器32_1，该8B/10B编码器32_1对于B/ R奇数通道中具有对应于HD-SDI的数据结构的信号(其中已由TRS检测单元31-1检测到 TRS)的有源区执行8B/10B编码。信号处理单元30还包括RAM 34_1，该RAM 34-1存储已对其执行了 8B/10B编码的数据。信号处理单元30包括8B/10B编码器32_2，该8B/10B编码器32_2对于B/R偶数通道中具有对应于HD-SDI的数据结构的信号(其中已由TRS检测单元31-3检测到TRS) 的有源区执行8B/10B编码。信号处理单元30还包括RAM 34_3，该RAM 34_3存储已对其执行了 8B/10B编码的数据。信号处理单元30包括扰码器33-1，该扰码器33_1对于G通道中具有对应于 HD-SDI的数据结构的信号(其中已由TRS检测单元31-2检测到TRS)的有源区执行帧同步扰码。信号处理单元30还包括RAM 34-2，该RAM 34-2存储被扰码的数据。信号处理单元30还包括扰码器33-2和RAM 34-4,该扰码器33_2对于可选信号 (例如全“0”)的有源区执行帧同步扰码，该RAM 34-4存储被扰码的数据。信号处理单元30包括以特定数据结构存储从RAM 34-1,34-2读取的数据的RAM 35-1。通过控制写入控制单元37-1来执行关于RAM 34_1、34_2和35_1的写入和读取数据。 信号处理单元30还包括并/串转换单元36-1，该并/串转换单元36-1将从RAM 35-1读取的数据从并行数据转换为数字数据。并/串转换单元36-1将从8B/10B编码器32-1和扰码器33-1并行输入的并行数字数据转换为串行数字数据，以便以10. 692Gbps的发送流来输出数据。信号处理单元30包括以特定数据结构存储从RAM 34_3、34_4读取的数据的RAM 35-2。通过控制写入控制单元37-2来执行关于RAM 34_3、34_4和35_2的写入和读取数据。 信号处理单元30还包括并/串转换单元36-2，该并/串转换单元36-2将从RAM 35-2读取的数据从并行数据转换为数字数据。并/串转换单元36-2将从8B/10B编码器32_2和扰码器33-2并行输入的并行数字数据转换为串行数字数据，以便以10. 692Gbps的发送流来输出数据。接下来，将说明信号处理单元30的操作示例。当从图像传感器11输入的图像信号的帧率是23. 98P.24P.25P,29. 97P和30P时， 信号处理单元30执行执行以下处理。在该情况下，需要图像传感器11包括4096X2160个像素，并且由像素输出的图像信号的量化比特率是16比特。当TRS检测单元31-1从6G复用器FPGA 20接收RGB全像素结构的4kX 2k的信号或通过将信号复用为2通道5. 94Gbps而获得的信号时，TRS检测单元31_1根据TRS信号检测SAV、EAV并且按8B/10B来编码信号。8B/10B编码器32_1关于B/R奇数通道执行从SAV头部开始的8B/10B转换。在此时，8B/10B编码器32_1将各个像素的图像信号转换为20比特的数据长度并且在RAM 34-1中存储信号。类似地，当TRS检测单元31-3从6G复用器FPGA 20接收RGB全像素结构的4kX浊的信号或通过将信号复用为2通道5. 94(ibpS而获得的信号时，TRS检测单元31-3 根据TRS信号检测SAV、EAV并且按8B/10B来编码信号。8B/10B编码器32_2关于B/R偶数通道执行从SAV头部开始的8B/10B转换。在此时，8B/10B编码器32_2将各个像素的像素信号转换为20比特的数据长度并且在RAM 34-3中存储信号。另一方面，当TRS检测单元31-2接收G通道的图像信号时，TRS检测单元31_2根据TRS信号检测SAV、EAV并且按8B/10B编码信号，并且扰码器33_1对图像信号执行帧同步扰码。帧同步扰码是扰码信号的处理，例如通过在从SAV后面的有效视频周期开始的一个帧周期或一个行周期期间将扰码器的初始值设置为预定值(例如全“0”)。然后，扰码器 33-1对16比特数据长度的各个像素的图像信号执行扰码并且在RAM34-2中存储信号。另外，扰码器33-2对于全“0”的基准信号执行帧同步扰码，并且将相应图像信号的图像信号扰码为16比特的数据长度，然后在RAM 34-4中存储信号。这里，帧同步扰码是在某些定时(例如在通过模2算法将帧或行添加到输入数据的头部处)，将伪随机模式的校验多项式中的寄存器初始值设置为特定值(例如全“0”)。 在接收图像信号的信号接收装置中，具有相同校验多项式的寄存器设置为与信号发送装置相同的值。然后，在与信号发送装置相同的定时，执行对输入数据的模2算法，由此再现原始数据。接下来，写入控制单元37-1按照要在RAM 35-1中存储的顺序B/R奇数通道、G通道、B/R奇数通道、G通道、B/R奇数通道、G通道、...以及HD-SDI来复用信号。在那之后， 并/串转换单元36-1以10. 692Gbps输出图IlA中所示的数据结构的1通道串行数字数据。类似地，写入控制单元37-2按照要在RAM 35-2中存储的顺序BR偶数通道、G通道、B/R偶数通道、G通道、B/R偶数通道、G通道、...来复用信号。在那之后，并/串转换单元36-2以10. 692(ibpS输出图IlB中所示的数据结构的1通道串行数字数据。在实施例中，接收图2和图5中所示的4kX2k信号/4:4:4(RGB)信号或通过将信号复用为5. 94Gbps 2通道而获得的信号，在检测到TRS之后按8B/10B解码信号，然后从SAV的头部开始对B/R奇数通道进行8B/10B转换，以便由此将各个像素转换为20比特。 另一方面，在检测到TRS之后按照8B/10B解码G通道，然后，例如通过在从SAV后面的有效视频周期开始的一个帧周期或一个行周期期间将扰码器的初始值设置为预定值(例如全 “0”)，来执行帧同步扰码以输出16比特信号。按照要作为10.692(ibpS的信号输出的顺序B/R奇数通道、G通道、B/R奇数通道、G通道、B/R奇数通道、G通道、...以及HD-SDI来复
用信号。关于B/R偶数通道，从B/R偶数通道的SAV的头部开始执行8B/10B转换，并且将各个像素转换为20比特。例如，通过在从SAV后面的有效视频周期开始的一个帧周期或一个行周期期间将扰码器的初始值设置为预定值(例如全“0”)来获得的信号以16比特为单位被输出和复用。因此，可获得B/R偶数通道、Scr, B/R偶数通道、Scr, B/R偶数通道和 Scr的信号。图IlA和IlB示出了在将所有样本复用到单个链路内的情况下的数据结构。这里，示出了在30P帧率的情况下将所有的样本复用到单个链路内而获得的 10. 692Gbps的数据结构的示例。(1)B/R通道的情况 4400 像素 X 2250 行 X 30P X 16 比特 X 10/8 = 5. 94GbpsO) G通道的情况4400 像素 X 2250 行 X 30P X 16 比特=4. 752Gbps(3) 5. 94Gbps+4. 752Gbps = 10. 692Gbps可按照相同方式来计算MP、25P的情况。[计算不包括SAV/EAV的H消隐的数据量]接下来，将计算H消隐的数据量。(1) 30P (4400-4096-12 (SAV/EAV) X 2 X 16 X 36/32 = 10512 比特(2) 25P (5280-4096-12 (SAV/EAV) X 2 X 16 X 36/32 = 42192 比特(3) 24P (5500-4096-12 (SAV/EAV) X 2X 16X36/32 = 50112 比特当需要复用ANC/音频信号时，在16比特中高位的10比特上复用数据，以便遵循作为用于HD-SDI的ANC/音频标准的SMPTE 291、SMPTE^9等。这里，在B/R通道上复用音频数据，并且在G通道上复用音频控制包。当48kHz的音频的音频数据是16通道时，31个样本X4 = IM个样本。这里，当帧率是30P时，4400-4160 = 240个样本。当都被添加时 SAV/EAV/LC/CRCC是12个样本，因此剩余区域是M0-12 = 228个样本。因此，16通道音频数据所需的124个样本的数据量可存储在2 个样本的区域中。S卩，可在2 个样本的区域上复用HD-SDI的音频数据。然而，在30P的情况下，H消隐的数据量最小，因此，最困难的是确保用于复用ANC/ 音频数据的空间。这里，在30P的情况下获得48kHz+ 30帧+2250行=0. 7111样本行的结果。结果表示，每1行可复用0.7111个样本。例如，当在1行的周期中音频的采样(以音频来获取)被假设为0. 7111时，可得到1/0. 7111。这多半意味着3行中存在两个音频样本。因此，认为可没有问题地复用ANC/音频数据。在根据上述第三实施例的信号处理单元30中，通过使用8B/10B代码和扰码器可按2通道10. 692Gbps来发送从成像设备读取的41 Χ2ν23. 98P-30P/4:4:4(RGB)/16比特的图像信号。这里，TRS检测单元31-1、31-2可在图IlA和IlB中所示的数据结构所规定的SAV/EAV的定时识别SAV/EAV并且可识别SAV/EAV的开始定时。因为从全“0”到全“1”的数据可用作为16比特图像信号，所以当量化比特率在视频表示中较高(例如16比特)时，该技术是非常有效的。
当需要复用ANC/音频信号时，可在16比特中高位的10比特上复用数据，以便遵循作为用于HD-SDI的ANC/音频标准的SMPTE 291, SMPTE 299等。<4.第四实施例〉[通过使用8B/10B代码和扰码以3通道10.692Gbps发送 4kX2k/47. 95P-60P/4:4:4(RGB)/16 比特的信号的示例]接下来，将参考图12和图13A和13C说明根据本发明第四实施例的摄像机1的操作示例。这里，将说明通过使用8B/10B代码和扰码以3通道10. 692Gbps发送 4kX2k/47. 95P-60P/4:4:4(RGB)/16 比特的信号的方法。图12示出了信号处理单元40的内部配置示例。当从图像传感器11输入的图像信号的帧率为47. 95P、48P、50P、59. 94P和60P时， 信号处理单元40执行以下处理。在该情况下，需要图像传感器11包括4096X 2160个像素并且像素输出的图像信号的量化比特率为16比特。信号处理单元40包括第一信号输出单元48-1，当“η”是自然数时，该第一信号输出单元48-1执行对在从信号复用单元17输入的第1+4 (η-1)个样本处布置的B、R像素输入的B/R通道的处理。第一信号输出单元48-1对于B/R通道中的HD-SDI的有源区执行 8Β/10Β编码。另外，第一信号输出单元48-1对从奇数样本处布置的G像素输入的G通道中的HD-SDI的有源区执行帧同步扰码。然后，第一信号输出单元48-1将并行数字数据转换为串行数字数据，并且以10. 692Gbps的发送格式来输出数据。信号处理单元40还包括第二信号输出单元48-2，该第二信号输出单元48_2执行对在从信号复用单元17输入的第2+4 (η-1)个样本处布置的B、R像素输入的B/R通道的处理。第二信号输出单元48-2对于B/R通道中的HD-SDI的有源区执行8B/10B编码。另外， 第二信号输出单元48-2对从偶数样本处布置的G像素输入的G通道中的HD-SDI的有源区执行帧同步扰码。然后，第二信号输出单元48-2将并行数字数据转换为串行数字数据，并且以10. 692Gbps的发送格式来输出数据。信号处理单元40还包括第三信号输出单元48-3，该第三信号输出单元48_3执行对在从信号复用单元17输入的第3+4 (η-1)个样本处布置的B、R像素输入的B/R通道的处理。第三信号输出单元48-3对于B/R通道中的HD-SDI的有源区执行8Β/10Β编码。另外，第三信号输出单元48-3对从第4+4 (η-1)个样本处布置的B、R像素输入的G通道中的 HD-SDI的有源区执行帧同步扰码。然后，第三信号输出单元48-3将并行数字数据转换为串行数字数据，并且以10. 692Gbps的发送格式来输出数据。第一信号输出单元48-1包括TRS检测单元41_1，该TRS检测单元41_1根据从信号复用单元17输入的1、5、9、...样本像素的B/R通道中的HD-SDI来检测复用的TRS。第一信号输出单元48-1还包括TRS检测单元41-2，该TRS检测单元41_2根据奇数样本像素的G通道中的HD-SDI来检测复用的TRS。第一信号输出单元48-1包括8B/10B编码器42_1，该8B/10B编码器42_1执行对 B/R通道中HD-SDI (其中已由TRS检测单元41-1检测到TRS)的有源区的编码。还包括存储8B/10B编码器42-1进行了 8B/10B编码的数据的RAM 44_1。第一信号输出单元48-1还包括扰码器43-1，该扰码器43_1执行对G通道中HD-SDI (其中已由TRS检测单元41-2检测到TRS)的有源区的帧同步扰码。第一信号输出单元48-1包括存储由扰码器43-1扰码了的数据的RAM 44_2。第一信号输出单元48-1包括以特定数据结构存储从RAM 44_1、44_2读取的数据的RAM 45-1。通过控制写入控制单元47-1来执行关于RAM44_1、44_2和45_1的写入和读取数据。第一信号输出单元48-1还包括并/串转换单元46-1，该并/串转换单元46_1将从RAM 45-1读取的并行数字数据转换为串行数字数据，并且以10.692(ibpS的发送格式来输出数据。2、6、10、...样本像素的B/R通道中的HD-SDI和偶数样本像素的G通道中的 HD-SDI输入到信号处理单元40。对这些输入的HD-SDI检测TRS和执行8B/10B编码或扰码并且以10. 692Gbps的发送格式输出它们的配置与上面的配置相同，因此，省略详细的说明。3、7、11、···样本像素的B/R通道中的HD-SDI和4、8、12、...样本像素的B/R通道中的HD-SDI也输入到信号处理单元40。对这些输入的HD-SDI检测TRS和执行8B/10B 编码或扰码并且以10. 692Gbps的发送格式输出它们的配置与上面的配置相同，因此，省略详细的说明。接下来，将说明第一信号输出单元48-1的操作示例。TRS检测单元41-1接收RGB全像素结构的4kX业的信号或通过将信号复用为 5. 94Gbps而获得的信号。在此时，8B/10B编码器42-1关于图13A中所示的B/R通道执行从SAV头部开始的8B/10B转换。8B/10B编码器42_1将各个像素的图像信号转换为20比特的数据长度并且在RAM 44-1中存储信号。另一方面，当TRS检测单元41-2接收奇数样本中G通道的图像信号时，扰码器
43-1对图像信号执行帧同步扰码。在此时，扰码器43-1例如通过在从SAV的头部开始的一个帧周期或一个行周期期间将扰码器的初始值设置为预定值(例如全“0”)来执行帧同步扰码。然后，扰码器43-1对16比特数据长度的各个像素的图像信号执行扰码并且在RAM
44-2中存储信号。接下来，写入控制单元47-1以与HD-SDI相同的方式按照顺序B/R通道、G通道、 B/R通道、G通道、B/R通道、G通道、...来复用图像信号，并将信号存储在RAM 45_1中。在那之后，并行串行转换单元46-1将信号作为图13A中所示的数据结构的10. 692Gbps的信号输出。(1)1、5、9···/2、6、10···/3、7、11···样本 B/R 通道的情况4400 像素 +2X2250 行 X60PX16 比特 X 10/8 = 5. 94Gbps(2)奇数/偶数样本G通道，4、8、12...样本B/R通道的情况4400像素+ 2X2250 行 X60PX16 比特=4. 752Gbps(3) 5. 94Gbps+4. 752Gbps = 10. 692Gbps可按相同方式计算48P、50P的情况。[计算不包括SAV/EAV的10.692Gbps的第一通道、第二通道和第三H消隐中的数
据量] (1) 60P (2200-2048-12 (SAV/EAV) X 2 X 16 X 36/32 = 5040 比特
(2) 50P (2640-2048-12 (SAV/EAV) X 2 X 16 X 36/32 = 20880 比特(3) 48P (2750-2048-12 (SAV/EAV) X 2 X 16 X 36/32 = 24840 比特当需要复用ANC/音频信号时，在16比特中高位的10比特上复用数据，以便遵循作为用于HD-SDI的ANC/音频标准的SMPTE 291, SMPTE299等。当48kHz的音频的音频数据是16通道时，31个字节X4 = IM个字节。值低于60P时的Q40 + 2-12) X2 = 216个样本，因此可复用音频数据。在60P的情况下，H消隐的数据量最小，因此，最困难的是确保用于复用的空间。这里，在60P的情况下可获得48kHz+ 60帧+2250行=0. 3555样本行的结果。结果表示，每 1行可复用0. 3555个样本(例如，在3行中存在1行有音频样本)。因此，认为可没有问题地复用ANC/音频数据。信号处理单元40接收4kX浊/4:4:4(RGB)信号或通过将4kX浊的信号复用为6 通道5. 94Gbps而获得的信号，检测TRS和执行8B/10B解码，其中从SAV头部开始对B/R通道进行8B/10B转换，以便将每一个像素转换为20比特。另一方面，当检测到TRS之后对G 通道进行8B/10B解码，然后，例如通过在从SAV的头部开始的一个帧周期或一个行周期期间将扰码器的初始值设置为预定值(例如全“0”)来执行帧同步扰码，以便输出16比特的信号。以与HD-SDI相同的方式按照顺序B/R通道、G通道、B/R通道、G通道、B/R通道、G通道、...来复用这些信号并且将其作为图13A到13C中所示的数据结构的3通道10. 692Gbps 的信号输出。图13A到13C示出了对应于HD-SDI的C通道、Y通道的数据结构。这里，示出了在60P的帧率的情况下在链路A上复用奇数样本并且在链路B上复用偶数样本的示例。在根据上述第四实施例的信号处理单元40中，可通过使用8B/10B代码和扰码器以3通道10. 692Gbps发送从成像设备读取的4kX2k/47. 95P-60P/4:4:4(RGB)/16比特信号。用于识别SAV/EAV的脉冲在图13A到13C中所示的数据结构所规定的SAV/EAV的定时被接收，如图12中所示。因此，6G复用器FPGA 20通过使用在SAV、EAV上复用的XYZ来识别SAV/EAV的开始定时。另外，从全“0”到全“1”的数据可用作为16比特图像信号，因此，当量化比特率在视频表示中较高(例如16比特)时，这是非常有效的。当需要复用ANC/音频信号时，在16比特中高位的10比特上复用数据，以便遵循作为用于HD-SDI的ANC/音频标准的SMPTE 29USMPTE299等。<5.第五实施例>[通过使用8B/10B代码和扰码以2通道10.692(ibpS发送宽银幕(长宽比 1 2. 4)4kX2k/4:4:4(RGB)/36P/16 比特的信号的示例]接下来，将参考图14说明根据本发明第五实施例的摄像机1的操作示例。这里，将说明通过使用8B/10B代码和扰码以2通道10. 692Gbps发送宽银幕 4kX2k/4:4:4(RGB)/36P/16比特的信号的方法。图14是宽银幕的示例。当发送具有长宽比1 2.4 = 1784 4096的36P的宽银幕数据时，使行的总数量采用1875行。这里，在水平行中作为边缘的右侧和左侧分别提供32个像素，并且在垂直行中作为边缘的上侧和下侧分别提供22个像素。因此，像素的总数量将是 (4096+32X2) X (1875+22X2) = 4160X1919。在该情况下，以下表达式适用。10. 692Gbps + 36P+1875 行=158400 比特 / 行尽管以与图5中相同的方法从信号处理单元12提供16比特的视频数据，因为长宽比增加，行的数量减少到1875行。然而，有效样本的数量与包括附加的有效区域和H消隐中的像素数量的第一实施例中所示的30P中的的信号相同。因此，可通过用与根据第三实施例的30P中的4kX^信号中相同的数据结构复用到10. 692Gbps来以2通道发送宽银幕36P，尽管宽银幕中的长宽比和帧率是不同的。(1)B/R奇数通道的情况4400 像素 X 1875 行 X36PX 16 比特 X 10/8 = 5. 94GbpsO) G通道的情况4400 像素 X 1875 行 X 36P X 16 比特=4. 752Gbps(3) 5. 94Gbps+4. 752Gbps = 10. 692Gbps偶数通道的情况4400 像素 X 1875 行 X 36P X 16 比特 X 10/8 = 5. 94Gbps(5)扰码的通道的情况4400 像素 X 1875 行 X 36P X 16 比特=4. 752Gbps(6) 5. 94Gbps+4. 752Gbps = 10. 692Gbps关于ANC/音频复用，可通过与第三实施例相同的方式来发送信号，因此，这里省略了说明。如上所述，当从图像传感器11输入的图像信号的帧率是36P时，根据第五实施例的信号处理单元执行复用图像信号的处理。在此时，需要图像传感器11包括长宽比为 1 2.4的4096X1875个像素，并且从像素输出的图像信号的量化比特率是16比特。未示出的并行-串行转换单元以10. 692Gbps输出2通道的串行数字数据。在根据第五实施例的信号处理单元中，可通过使用8B/10B代码和扰码以2通道 10. 692Gbps发送从宽银幕的成像设备读取的4kX2k/4:4:4(RGB)/36P/16比特的信号。因此，TRS检测单元31-1、31-2可在图IlA和IlB中所示的数据结构所规定的SAV/EAV的定时识别SAV/EAV，并且可识别SAV/EAV的开始定时。<6.第六实施例>[通过使用8B/10B代码和扰码以3通道10.692(ibpS发送宽银幕(长宽比 1 2. 4)4kX2k/4:4:4(RGB)/72P/16 比特的信号的示例]接下来，将说明根据本发明第六实施例的摄像机1的操作示例。这里，将说明通过使用8B/10B代码和扰码以3通道10. 692Gbps发送宽银幕 4kX2k/4:4:4(RGB)/72P/16比特的信号的方法。当从图像传感器11输入的图像信号的帧率是72P时，信号处理单元40执行以下处理。在该情况下，需要图像传感器11包括4096X2160个像素，并且由像素输出的图像信号的量化比特率是16比特。这里，当发送具有长宽比1 2.4 = 1784 4096的宽银幕数据72P时，全部行数为1875行。10. 692Gbps + 72P+1875 行=79200 比特 / 行
20
以与图5中相同的方法从信号处理单元12提供16比特的数据。因为长宽比增加， 行的数量减少到1875行，然而，有效样本的数量与包括附加的有效区域和H消隐的像素数量的第二实施例中所示的60P中的4kX 2k的信号相同。因此，可通过用与第四实施例中相同的数据结构复用到10. 692Gbps来在3通道中发送串行数字数据的宽银幕72P，尽管长宽比和帧率是不同的。(1)1、5、9、13、· · .B/R 通道的情况4400 像素 +2X 1875 行 X72PX16 比特 X 10/8 = 5. 94Gbps(2)奇数G通道的情况4400 像素 +2X 1875 行 X72PX16 比特=4. 752Gbps(3) 5. 94Gbps+4. 752Gbps = 10. 692Gbps(4) 2、6、10、14、. . . B/R 通道的情况4400 像素 +2X 1875 行 X72PX 16 比特 X 10/8 = 5. 94Gbps(5)偶数G通道的情况4400 像素 +2X 1875 行 X72PX16 比特=4. 752Gbps(6) 5. 94Gbps+4. 752Gbps = 10. 692Gbps(7) 3、7、11、15、· · .B/R 通道的情况4400 像素 +2X 1875 行 X72PX16 比特 X 10/8 = 5. 94Gbps(8) 4、8、12、16、. . . B/R 通道的情况4400 像素 +2X 1875 行 X72PX16 比特=4. 752Gbps(9) 5. 94Gbps+4. 752Gbps = 10. 692GbpsANC/音频复用与第四实施例相同。在根据上述第六实施例的信号处理单元中，可通过使用8B/10B代码和扰码以3通道10. 692Gbps发送从宽银幕(长宽比1 2. 4)的成像设备读取的 4kX2k/4:4:4(RGB)/72P/16比特的信号。因此，TRS检测单元31_1、31_2可在图13A到13B 中所示的数据结构所规定的SAV/EAV的定时识别SAV/EAV，并且可识别SAV/EAV的开始定时。当应用根据上述第一到第六实施例的信号处理单元时，可获得以下优点。可通过复用为与现行的SMPTE 435相同的传输率3通道或6通道5. 94Gpbs,或者 2通道或3通道10.692Gbps，来发送4kX2k/4:4:4(RGB)信号。另夕卜，使用8B/10B代码，因此避免了例如HD-SDI中的反常信号的出现并且利用了用于IOGE的商业设备。在4kX2k/4:4:4(RGB)/23. 98P-30P 以及 47. 95P-60P 中，信号处理单元 12 和 6G 复用器FPGA 20形成为图5和图7中所示的配置和配线，使用相同的148.5MHz时钟，而不必改变时钟频率。因此，可能在23. 98P-30P和47. 95P-60P之间切换，而不必改变时钟的连接和设置，因此，时钟系统的硬件(电路)规模可缩减为最小。如图5和图7中所示，在信号处理单元12中，在数据有效区域的开始和结束处复用SAV/EAV，并且对应于SAV/EAV的定时脉冲和在SAV/EAV上复用的XH用于使得能够识别 SAV/EAV。因此，不必在视频数据中提供禁止代码。因此，可以使用全“0”到全“1”作为16 比特图像信号，并且实际上可最大化地使用16比特图像信号可通过复用为与现行的SMPTE 435相同的传输率3通道或6通道5. 94Gpbs，或者2通道或3通道10. 692(ibpS，来发送RGB全像素结构的信号以及宽银幕信号。另外， 使用8B/10B代码，因此避免了例如HD-SDI中的反常信号的出现并且利用了用于IOGE的商业设备。4kX2k/4:4:4(RGB)/16比特的接口数据结构可被设计为类似于HD-SDI的Y通道、 C通道的数据结构，由此使得熟悉HD信号的工程师容易理解格式以及防止错误。另外，使用 HD-SDI的XYZ，由此定义了断点，例如有效帧或有效行。本发明不限于实施例并且可被应用于在不偏离权利要求中所述的本发明的要点的范围内的各种应用和修改示例。本申请包含涉及于2010年5月7日在日本专利局提交的日本优先权专利申请JP 2010-107069中所公开主题的主题，其全部内容合并在此作为参考。
权利要求
1.一种信号发送装置，包括复用单元，所述复用单元利用与SAV或EAV类似的开始代码，在与HD-SDI中的C通道对应的有源区上，交替地复用从布置在相同样本中的B、R像素读取的图像信号，来生成B/ R通道，其中，图像信号从具有RGB全像素结构的成像设备在行方向上被顺序地读取并且用给定数量的样本来输入，在所述RGB全像素结构中，布置在一个样本中的R、G、B像素分别输出R、G、B图像信号，并且，所述复用单元利用所述开始代码，在与HD-SDI中的Y通道对应的有源区上，顺序地复用从在所述行方向上相邻的G像素的样本读取的图像信号，来生成G通道；以及8B/10B编码器，所述8B/10B编码器输出串行数字数据，所述串行数字数据是通过对具有与HD-SDI对应的数据结构的所述B/R通道和所述G通道中的有源区以及包括SAV、EAV、 LN和CRCC的辅助数据区进行8B/10B编码和转换而获得的。
2.根据权利要求1所述的信号发送装置，其中，当所述图像信号包括ANC/音频数据时，所述复用单元在HD-SDI的水平辅助数据空间中复用ANC/音频数据。
3.根据权利要求1或2所述的信号发送装置，其中，所述复用单元包括定时脉冲生成单元，所述定时脉冲生成单元通过接收用于控制从所述成像设备读取所述图像信号的定时的读时钟，以及有效视频周期的定时信息，来生成用于在HD-SDI的B/R 通道或G通道中的有源区上复用图像信号的定时脉冲，所述有效视频周期的定时信息是视频数据叠加在所述图像信号上的有效视频周期的信息，和切换控制单元，所述切换控制单元基于从所述定时脉冲生成单元接收的所述定时脉冲，切换从所述成像设备读取图像信号的定时，以便在HD-SDI的B/R通道或G通道中的所述有源区上复用所述图像信号。
4.根据权利要求3所述的信号发送装置，其中，8B/10B 转换前的 +k28. 5、_k28. 5、DO. 0、D0. 0、D0. 0 和 DO. 0 被插入到 HD-SDI 的 SAV所插入的区域内，其中，所述开始代码被插入在高位的10比特中，并且8B/10B 转换前的 +k28. 3、_k28. 3,DO. 0、D0. 0、D0. 0 和 DO. 0 被插入到 HD-SDI 的 EAV 所插入的区域内，其中，所述开始代码被插入在高位的10比特中，LNO被插入到高位的10比特中，LNl被插入到高位的10比特中，CRCO被插入到高位的10比特中，并且CRCl被插入到高位的10比特中。
5.根据权利要求4所述的信号发送装置，其中，当从所述成像设备输入的所述图像信号的帧率是23. 98P.24P.25P.29. 97P和 30P，所述成像设备包括4096X2160个样本的像素，并且从所述像素输出的图像信号的量化比特率是16比特时，所述复用单元以5. 94(ibpS输出通过以同时读取的B、R像素中的各个偶数样本或奇数样本为单位在对应于C通道的有源区上复用所述图像信号而获得的2通道串行数字数据，并且输出通过在G像素的各个相邻样本中在对应于Y通道的有源区上复用所述图像信号而获得的1通道串行数字数据。
6.根据权利要求4所述的信号发送装置，其中，当从所述成像设备输入的所述图像信号的帧率是47. 95P、48P、50P、59. 94P和60P，所述成像设备包括4096X2160个样本的像素，并且从所述像素输出的图像信号的量化比特率是16比特时，所述复用单元以5. 94Gbps输出通过以同时读取的B、R像素中的各个偶数样本或奇数样本为单位在对应于C通道的有源区上复用所述图像信号而获得的4通道串行数字数据，并且输出通过在对应于Y通道的有源区上在G像素的各个相邻样本中复用所述图像信号而获得的2通道串行数字数据。
7.根据权利要求1或2所述的信号发送装置，还包括第一 TRS检测单元，所述第一 TRS检测单元从自所述复用单元输入的B/R奇数通道或 B/R偶数通道中的具有对应于HD-SDI的数据结构的信号中检测TRS ；8B/10B编码器，所述8B/10B编码器对被所述第一 TRS检测单元检测到所述TRS的、 在B/R奇数通道或B/R偶数通道中的具有对应于HD-SDI的数据结构的信号的有源区执行 8B/10B 编码；第二 TRS检测单元，所述第二 TRS检测单元从自所述复用单元输入的G通道中的具有对应于HD-SDI的数据结构的信号中检测TRS ；扰码器，所述扰码器对被所述第二 TRS检测单元检测到所述TRS的、在G通道中的具有对应于HD-SDI的数据结构的信号的有源区执行帧同步扰码；和并/串转换单元，所述并/串转换单元将从所述8B/10B编码器和所述扰码器并行输入的并行数字数据转换为串行数字数据并且输出所述数据。
8.根据权利要求7所述的信号发送装置，其中，当从所述成像设备输入的所述图像信号的帧率是23. 98P.24P.25P.29. 97P和 30P，所述成像设备包括4096X2160个像素，并且从所述像素输出的图像信号的量化比特率是16比特时，所述并/串转换单元以10. 692Gbps输出2通道串行数字数据。
9.根据权利要求7所述的信号发送装置，其中，当从所述成像设备输入的所述图像信号的帧率是36P，所述成像设备的长宽比是 1 2. 4，所述成像设备包括4096X1875个像素，并且从所述像素输出的图像信号的量化比特率是16比特时，所述并行串行转换单元以10. 692(ibpS输出2通道串行数字数据。
10.根据权利要求1或2所述的信号发送装置，还包括第一信号输出单元，当“η”是自然数时，所述第一信号输出单元对在从所述复用单元输入的第l+4(n-l)个样本处布置的B、R像素输入的B/R通道中HD-SDI的有源区执行8B/10B 编码，对从奇数样本处布置的G像素输入的G通道中的HD-SDI的有源区执行帧同步扰码， 并且将并行数字数据转换为串行数字数据，以便以10. 692Gbps的发送格式来输出所述数据；第二信号输出单元，所述第二信号输出单元对在从所述复用单元输入的第2+4(n-1) 个样本处布置的B、R像素输入的B/R通道中的HD-SDI的有源区执行8B/10B编码，对从偶数样本处布置的G像素输入的G通道中的HD-SDI的有源区执行帧同步扰码，并且将并行数字数据转换为串行数字数据，以便以10. 692Gbps的发送格式来输出所述数据；和第三信号输出单元，所述第三信号输出单元对在从所述复用单元输入的第3+4(n-1) 个样本处布置的B、R像素输入的B/R通道中的HD-SDI的有源区执行8B/10B编码，对从第 4+4 (n-1)个样本处布置的B、R像素输入的B/R通道中的HD-SDI的有源区执行帧同步扰码，并且将并行数字数据转换为串行数字数据，以便以10. 692Gbps的发送格式来输出所述数据。
11.根据权利要求10所述的信号发送装置，其中，当从所述成像设备输入的所述图像信号的帧率是47. 95P、48P、50P、59. 94P和 60P，所述成像设备包括4096X2160个像素，并且从所述像素输出的图像信号的量化比特率是16比特时，所述并/串转换单元以10. 692Gbps输出3通道串行数字数据。
12.根据权利要求10所述的信号发送装置，其中，当从所述成像设备输入的所述图像信号的帧率是72P，所述成像设备包括长宽比为1 2.4的4096X1875个像素，并且从所述像素输出的图像信号的量化比特率是16比特时，所述并行串行转换单元以10. 692(ibpS输出3通道串行数字数据。
13.一种信号发送方法，包括以下步骤利用与SAV或EAV类似的开始代码，在与HD-SDI中的C通道对应的有源区上，交替地复用从布置在相同样本中的B、R像素读取的图像信号来生成B/R通道，其中，图像信号从具有RGB全像素结构的成像设备在行方向上顺序地读取并且用给定数量的样本来输入，在所述RGB全像素结构中，布置在一个样本中的R、G和B像素分别输出R、G和B图像信号，以及利用所述开始代码，在与HD-SDI中的Y通道对应的有源区上，顺序地复用从在所述行方向上相邻的G像素的样本读取的图像信号来生成G通道；以及输出通过对具有与HD-SDI对应的数据结构的B/R通道和G通道中的有源区以及包括 SAV, EAV、LN和CRCC的辅助数据区进行8B/10B编码和转换而获得的串行数字数据
全文摘要
一种信号发送装置和信号发送方法，装置包括复用单元，用类似SAV或EAV的开始代码在对应HD-SDI中的C通道的有源区上交替复用从相同样本中布置的B、R像素读取的图像信号，生成B/R通道，图像信号从具有RGB全像素结构的成像设备在行方向上顺序读取并用给定数量样本输入，复用单元用开始代码在对应HD-SDI中Y通道的有源区上顺序复用从行方向上相邻的G像素的样本读取的图像信号来生成G通道；8B/10B编码器，输出对具有对应于HD-SDI的数据结构的B/R通道和G通道中的有源区及包括SAV、EAV、LN和CRCC的辅助数据区进行8B/10B编码和转换而获得的串行数字数据。
文档编号H04N7/18GK102238392SQ20111011593
公开日2011年11月9日 申请日期2011年5月3日 优先权日2010年5月7日
发明者山下重行 申请人:索尼公司