专利名称：具有电荷倍增输出通道及电荷感测输出通道的图像传感器的制作方法
技术领域：
本发明涉及供在数码相机及其它类型的图像捕获装置中使用的图像传感器，且更明确地说涉及电荷耦合装置(CCD)图像传感器。又更明确地说，本发明涉及CCD图像传感器中的电荷倍增。
背景技术：
图1描绘根据现有技术执行电荷倍增的第一 CCD图像传感器的简化框图。像素阵列100包含垂直电荷耦合装置(CXD)移位寄存器(未展示)，其一次一行地将来自一行像素102的电荷包移位到低电压水平CXD(HCXD)移位寄存器105中。低电压HCXD移位寄存器105将所述电荷包串行地移位到高电压电荷倍增HCCD移位寄存器110中。在电荷传送期间，经由将大的电场施加到上覆于HCCD移位寄存器110上的栅极电极(未展示)而在电荷倍增HCXD移位寄存器110中发生电荷倍增。所述大的电场产生比像素阵列100中的像素中原本所收集的信号大的信号。所述大的电场通过以充分较大的电压过驱动经扩展HCCD 移位寄存器402上方的栅极电极而形成。通常，电荷倍增HCCD移位寄存器110可使每一电荷包中的电荷载子的数目倍增2到1000的倍数。输出放大器120感测电荷倍增HCCD移位寄存器110的端处所输出的经倍增电荷包并将其转换成电压信号。常规输出放大器可具有八个电荷载子的最小噪声级，此意味着当电荷包含有少于八个电荷载子时，所述输出放大器不能检测信号。倍增HCCD移位寄存器110的一个优点是能够使输出放大器原本通常将不会检测到的电荷包放大或倍增。举例来说，电荷倍增HCCD 移位寄存器可采取仅一个不可检测电荷载子(例如，电子)的输入并将其转换为1000个电荷载子的更大可检测群组。所述输出放大器现在能够检测所述电荷包并将所述电荷包转换为电压信号。电荷倍增HCXD移位寄存器的一个主要缺陷是其动态范围。如果进入倍增HCXD移位寄存器的电荷包具有200个电荷载子且如果增益为1000，则所述200个电荷载子倍增到 200, 000个电荷载子。许多电荷倍增HCCD移位寄存器不能保存200，000个或更多的电荷载子，因此所述电荷载子弥散(扩散)到邻近HCCD移位寄存器的像素中。当电荷倍增HCCD 移位寄存器的容量为200，000个电荷载子且增益为1000时，电荷倍增HCCD移位寄存器可测量到的最大信号为具有一个电荷载子的噪声底部的200个电荷载子。其为200到1的动态范围。为了说明所述动态范围的不良性，对于4000到1的动态范围来说，具有八个电子的最小噪声级的输出放大器可容易地测量含有32，000个电荷载子的电荷包。为了克服此限制，现有技术CXD图像传感器(参见图2、已将第二输出放大器200 添加到HCXD移位寄存器105。如果已知图像含有对电荷倍增HCXD移位寄存器110来说过大的电荷包，则经由HCXD移位寄存器105将所述电荷包串行地移位到输出放大器200而非朝向电荷倍增HCCD移位寄存器110移位。此实施方案的一个缺点是必须从输出放大器200 或输出放大器120读出整个图像。如果图像含有亮及暗区域两者，则必须从输出放大器200 读出所述图像以使得所述亮区域不使电荷倍增HCCD移位寄存器110弥散(满溢)。但当从输出放大器200读出整个图像时，图像中的暗区域不经由电荷倍增HCCD移位寄存器移位且不会接收到电荷倍增HCXD移位寄存器110的益处。
发明内容
一种图像传感器包含电连接到像素阵列以用于从所述像素阵列接收电荷包的水平移位寄存器。非破坏性感测节点连接到所述水平移位寄存器的输出。电荷引导开关电连接到所述非破坏性感测节点。所述电荷引导开关包含两个输出。电荷倍增水平移位寄存器电连接到所述电荷引导开关的一个输出。放电元件连接到所述电荷引导开关的另一输出。管线延迟水平移位寄存器可连接于所述非破坏性感测节点与所述电荷引导开关之间。经扩展水平移位寄存器可连接于所述电荷引导开关与所述电荷倍增水平移位寄存器的输入之间。放大器可连接到所述非破坏性感测节点及所述电荷倍增移位寄存器的输出。所述图像传感器可包含于图像捕获装置中。所述图像捕获装置可包含连接到所述放大器的输出的相关双取样(CDQ单元。所述CDS单元可各自包含模/数转换器。计算装置接收所述非破坏性感测节点针对从所述水平移位寄存器输出的每一电荷包产生的数字像素信号。所述计算装置产生由所述电荷引导开关接收的开关信号，且当电荷包中的电荷载子的数目将不使所述电荷倍增水平移位寄存器饱和时致使所述电荷引导开关将所述电荷包引导到所述电荷倍增水平移位寄存器。当电荷包将使电荷倍增水平移位寄存器饱和时，所述电荷引导开关将所述电荷包引导到连接到所述电荷引导开关的另一输出的放电元件。连接到所述非破坏性感测节点的放大器与连接到所述放大器的CDS单元经组合而形成具有经组合的电荷/电压转换增益值Gl的电荷感测输出通道。连接到所述电荷倍增水平移位寄存器的输出的放大器与连接到所述放大器的CDS单元经组合而形成具有经组合的电荷/电压转换增益值G2的电荷倍增输出通道。一种用于产生图像的方法包含选择所述电荷感测输出通道或所述电荷倍增输出通道所产生的像素信号。如果选择所述电荷感测输出通道所产生的像素信号，则将增益比(G2/G1)施加到从所述电荷感测输出通道选择的每一像素信号。通过组合所选择的像素信号来产生图像。一种用于制作图像传感器的方法包含提供电连接到像素阵列以用于从所述像素阵列接收电荷包的水平移位寄存器。提供连接到所述水平移位寄存器的输出的非破坏性感测节点。提供电连接到所述非破坏性感测节点的电荷引导开关。所述电荷引导开关包含第一及第二输出。提供电连接到所述电荷引导开关的所述第一输出的电荷倍增水平移位寄存器。提供连接到所述电荷引导开关的所述第二输出的放电元件。一种用于制作图像捕获装置的方法进一步包含提供电连接到所述电荷引导开关的计算装置，其中所述计算装置可操作以响应于从所述非破坏性感测节点接收的信号而将开关信号传输到所述电荷引导开关。
参考以下图式更好地理解本发明的实施例。图式的元件未必相对于彼此成比例。图1描绘根据现有技术执行电荷倍增的第一 CCD图像传感器的简化框图；图2描绘根据现有技术执行电荷倍增的第二 CCD图像传感器的简化框图；图3是根据本发明一实施例中的图像捕获装置的简化框图4是根据本发明一实施例中适合于用作图3中所示的图像传感器306的CXD图像传感器的简化框图；图5描绘根据本发明一实施例中的图4中所示的电荷引导开关414的简化俯视图；图6图解说明图5中所示的电荷引导开关414的第一示范性时序图；图7描绘图5中所示的电荷引导开关414的第二示范性时序图；图8是根据本发明一实施例中用于操作图像传感器的方法的流程图；图9是可与图4中所示的实施例一起使用的用于产生图像的方法的流程图；图10是用来图解说明根据本发明一实施例中如何组合从三个输出通道输出的信号以产生图像的示范性图示；及图11是根据本发明一实施例中用于制作图像传感器的方法的流程图。
具体实施例方式在整个说明书及权利要求书中，除非上下文另外清楚地规定，否则以下术语采用本文中所明确相关联的含义。“一(a)”、“一(an)”及“所述(the) ”的含义包含多个参考， “在…中(in)”的含义包含“在…中(in)”及“在…上(on)”。术语“连接”意指所连接物项之间的直接电连接，或通过一个或一个以上无源或有源中间装置的间接连接。术语“电路” 意指连接在一起以提供所要功能的有源或无源的单个组件或多个组件。术语“信号”意指至少一个电流、电压、电荷或数据信号。另外，术语“衬底层”应理解为基于半导体的材料，包含但不限于硅、绝缘体上硅 (SOI)技术、蓝宝石上硅(S0Q技术、经掺杂及未经掺杂半导体、半导体衬底上形成的外延层或阱区域以及其它半导体结构。参考图式，在全部视图中相似编号指示相似部件。图3是根据本发明一实施例中的图像捕获装置的简化框图。图像捕获装置300实施为图3中的数码相机。所属领域的技术人员将认识到，数码相机仅为可利用并入有本发明的图像传感器的图像捕获装置的一个实例。其它类型的图像捕获装置也可与本发明一起使用，举例来说，手机相机及数字视频摄像放像机。在数码相机300中，来自被摄体场景的光302输入到成像级304。成像级304可包含常规元件，例如透镜、中性密度滤波器、光阑及快门。光302由成像级304聚焦以在图像传感器306上形成图像。图像传感器306通过将入射光转换成电信号而捕获一个或一个以上图像。数码相机300进一步包含处理器308、存储器310、显示器312及一个或一个以上额外输入/输出(I/O)元件314。虽然在图3的实施例中展示为单独元件，但成像级304 可与图像传感器306及可能地数码相机300的一个或一个以上额外元件集成在一起以形成紧凑相机模块。举例来说，处理器308可实施为微处理器、中央处理单元(CPU)、专用集成电路 (ASIC)、数字信号处理器(DSP)或者其它处理装置或多个此些装置的组合。可由从处理器 308供应的定时信号或其它信号来控制成像级304及图像传感器306的各种元件。存储器310可配置为任何类型的存储器，举例来说，呈任何组合的随机存取存储器(RAM)、只读存储器(ROM)、快闪存储器、基于磁盘的存储器、可装卸存储器或其它类型的存储元件。图像传感器306所捕获的给定图像可由处理器308存储于存储器310中并呈现于显示器312上。显示器312通常为有源矩阵彩色液晶显示器(IXD)，但也可使用其它类型的显示器。举例来说，额外I/O元件314可包含各种屏幕上控制件、按钮或者其它用户接口、网络接口或存储器卡接口。应了解，图3中所示的数码相机可包括所属领域的技术人员所已知的类型的额外或替代元件。本文中未具体展示或描述的元件可选自此项技术中已知的元件。如先前所提及，可在各种各样的图像捕获装置中实施本发明。并且，可至少部分地以由图像捕获装置的一个或一个以上处理元件执行的软件的形式实施本文中所描述的实施例的某些方面。所属领域的技术人员将了解，考虑到本文中所提供的教示内容，可以简单方式实施此软件。现在参考图4，其展示根据本发明一实施例中适合于用作图3中所示的图像传感器306的CXD图像传感器的简化框图。图像传感器400可实施为任何类型的CXD图像传感器，包含但不限于行间CXD图像传感器及全帧图像传感器。图像传感器400包含具有垂直移位寄存器(未展示)的像素阵列402，所述垂直移位寄存器将来自每一行像素的电荷包移位到水平移位寄存器404中。在根据本发明的一实施例中，水平移位寄存器404实施为低电压水平电荷耦合装置(CCD)移位寄存器。水平移位寄存器404朝向非破坏性感测节点406串行地移位每一电荷包。在根据本发明的一实施例中，非破坏性感测节点406实施为非破坏性浮动栅极感测节点。非破坏性感测节点406上的电压输入到放大器408中。输出放大器408的输出连接到输出电路410。输出放大器408与输出电路410共同形成“电荷感测输出通道”。在根据本发明的一实施例中，输出电路410实施为相关双取样(CDS)单元。可以各种电路实施方案中的任一者配置所述CDS单元。仅以举例方式，CDS单元可经配置以减去模拟域中的双样本(例如，复位及图像样本)并将结果传递到模/数转换器。作为另一实例，可从亚德诺装置(Analog Devices)购得的部件编号为AD98M的⑶S单元可用于⑶S单元。所述CDS单元还可经配置以对两个样本进行数字转换并减去数字域中的双样本，如美国专利 5，086，344 中所述。通常，包含模/数转换器的输出电路具有管线处理延迟。当输出电路接收到从输出放大器408输出的模拟像素信号时，直到经过给定数目个时钟循环才从输出电路410输出对应数字像素信号。在根据本发明的一些实施例中，使用管线延迟水平移位寄存器来补偿输出电路410的管线处理延迟。在所图解说明的实施例中，管线延迟水平移位寄存器412 具有对应于输出电路410的管线处理延迟的长度。管线延迟水平移位寄存器412的长度经确定以使得由非破坏性感测节点406感测并传递到管线延迟水平移位寄存器412的电荷包从管线延迟水平移位寄存器412输出，且在与从CDS单元410输出经数字化像素信号相同的时间或稍后到达电荷引导开关414。在根据本发明的其它实施例中，管线延迟水平移位寄存器412可具有不同长度。计算装置(例如，图3中的处理器308)分析从输出电路410输出的数字像素信号，且在信号线413上将开关信号传输到电荷引导开关414。在根据本发明的一实施例中， 所述计算装置构造于图像传感器裸片或芯片外部。在根据本发明的另一实施例中，所述计算装置可构造于图像传感器裸片或芯片上。如果从输出电路410输出的数字像素信号表示少量或小数目个电荷载子，则信号线413上的开关信号致使电荷引导开关414将电荷包传递到电荷倍增水平移位寄存器416 上。接着，经由电荷倍增水平移位寄存器416将所述电荷包移位并输入到输出放大器418 中。输出放大器418输出表示所述电荷包中的电荷载子的量的模拟像素信号。输出电路420连接到输出放大器418的输出。输出放大器418与输出电路420共同形成“电荷倍增输出通道”。输出电路420将所述模拟像素信号转换成数字像素信号。在根据本发明的一些实施例中，输出电路420可执行对像素信号的额外处理。在根据本发明的一实施例中，输出电路420实施为CDS单元。可以多个实施方案中的任一者配置所述CDS 单元。如果从输出电路410输出的数字像素信号表示可使倍增水平移位寄存器416饱和的电荷载子的数目，则信号线413上的开关信号致使电荷引导开关414将电荷包引导到放电元件422。放电元件422用来转储或排出将不被输入到电荷倍增水平移位寄存器416中的电荷包。在根据本发明的一实施例中，放电元件422实施为漏极。经扩展水平移位寄存器似4充当电荷引导开关414与电荷倍增水平移位寄存器 416之间的连接水平移位寄存器。在根据本发明的一实施例中，经扩展水平移位寄存器424 在低电压电平下操作。在根据本发明的其它实施例中，可省略经扩展水平移位寄存器424。图像传感器400针对不被输入到电荷倍增输出通道中的电荷包产生一个像素信号。所述像素信号由电荷感测输出通道产生。图像传感器400针对被引导到电荷倍增输出通道中的电荷包产生两个像素信号。输出电路410与420所产生的数字像素信号在将所述数字像素信号从所述输出电路输出到图像中的电荷包的位置的时间上可异步。针对每一电荷包，输出电路410将通常比输出电路420更快速地输出一数字像素信号，这是因为经由电荷倍增水平移位寄存器416来使电荷包移位花费更多时间。在根据本发明的一实施例中， 通过计算装置(例如，图3中的处理器308)对从输出电路410及420输出的数字像素信号进行同步或重新排序。所述计算装置可存储针对每一电荷包的开关信号的状态并使用所述数据来对数字像素信号进行重新排序以产生图像。现在参考图5，其展示根据本发明一实施例中的图4中所示的电荷引导开关414的简化俯视图。图中将管线延迟水平移位寄存器412及经扩展水平移位寄存器4M展示为连接到电荷引导开关414。在根据本发明的一实施例中，电荷引导开关414包含安置于电荷移位元件上方的栅极500、502、504。电荷引导开关414包含两个输出，一个输出与栅极502 相关联且另一输出与栅极504相关联。在所图解说明的实施例中，将管线延迟水平移位寄存器412及经扩展水平移位寄存器4M各自描绘为两相CCD移位寄存器。根据本发明的其它实施例并不限于两相CCD移位寄存器。在其它实施例中可实施具有三个或三个以上相的CCD移位寄存器。图6中所描绘的示范性第一时序图用来将电荷从管线延迟水平移位寄存器412引导到经扩展水平移位寄存器424。在省略经扩展水平移位寄存器似4的实施例中，所述时序图可用来将电荷从管线延迟水平移位寄存器412引导到电荷倍增水平移位寄存器416。且最后，在省略管线延迟水平移位寄存器412的实施例中，所述时序图可用来将电荷从非破坏性感测节点406引导到经扩展水平移位寄存器似4或电荷倍增水平移位寄存器416。在时间Ttl处，栅极500计时为低电平，同时栅极504上的信号保持于低电平且栅极502上的信号计时为高电平。当栅极500及504上的信号皆处于低电平且栅极502上的信号处于高电平时，电荷从栅极500下方的电荷移位元件流出且流入到栅极502下面的电荷移位元件中。如图6中所示，接着计时施加到经扩展水平移位寄存器424中的栅极506、 508的信号以经由经扩展水平移位寄存器来使电荷包移位。现在参考图7，其展示图5中所示的电荷引导开关414的另一示范性时序图。在根据本发明的一实施例中，图7中所图解说明的示范性时序图用来将电荷从管线延迟水平移位寄存器412引导到放电元件422。当栅极500在时间Tcitl处计时为给定电平(例如，低电平)时，栅极502上的信号保持于低电平且栅极504上的信号计时为高电平。当栅极500 及502上的信号皆处于低电平且栅极504上的信号处于高电平时，电荷从安置于栅极500 下方的电荷移位元件流出且流入到放电元件422中。图8是根据本发明一实施例中用于控制电荷包的流动的方法的流程图。首先，在框800处，将电荷包移位到非破坏性感测节点。将电荷包转换为表示所述电荷包中的电荷载子的量或数目的数字像素信号同时将电荷包发送到电荷引导开关(框80 。在根据本发明的一实施例中，经由管线延迟水平移位寄存器来使电荷包移位以将电荷包发送到电荷引导开关。接着，在框804处，做出关于电荷包中的所述数目个电荷载子是否将使电荷倍增水平移位寄存器饱和的确定。如果所述电荷包将使电荷倍增水平移位寄存器饱和，则所述过程转到框806，在框806处将电荷包弓I导到放电元件。如果所述电荷载子将不使电荷倍增水平移位寄存器饱和，则将所述电荷包引导到电荷倍增水平移位寄存器并经由所述电荷倍增水平移位寄存器使其移位(框808)。针对从像素阵列读出的每一像素，重复图8中所描绘的方法。仅输入不致使弥散的电荷包并经由电荷倍增水平移位寄存器使其移位。将致使弥散的较大电荷包引导到放电元件。现在参考图9，其展示可与图4中所示的实施例一起使用的用于产生图像的方法的流程图。值Gl表示放大器408与输出电路410的经组合的电荷/电压转换增益。值G2 表示输出放大器418与输出电路420的经组合的电荷/电压转换增益。首先，在框900处，做出关于电荷包中的一定数目个电荷载子是否将使电荷倍增水平移位寄存器饱和的确定。如果否，则将所述电荷包引导到电荷倍增水平移位寄存器并经由所述电荷倍增水平移位寄存器使其移位，且选择连接到电荷倍增水平移位寄存器的输出放大器及输出电路所产生的数字像素信号作为数字像素信号(框90幻。接着，存储所述数字像素信号，如框904中所示。仅以举例方式，可将所述数字像素信号存储于图3中所示的存储器310中。接下来，如框906中所示，确定图像传感器是否将产生另一电荷包。如果是，则所述方法返回到框900。当电荷包中的所述数目个电荷载子将使电荷倍增水平移位寄存器饱和时，所述过程转到框906，在框906处，将电荷包引导到放电元件。选择连接到非破坏性感测节点的放大器所产生的数字像素信号作为数字像素信号(框908)。接着，在框910处， 将所选择的数字像素信号乘以增益比(G2/G1)，且在框904处存储经修改的数字像素信号。 仅以举例方式，可通过计算装置(例如，图3中所示的处理器308)来将增益比(G2/G1)施加到所选择的数字像素信号。当已处理所有的电荷包且不存在更多的电荷包(框906)时，所述方法转到框914，在框914处，组合所存储的像素信号或经修改的像素信号以产生图像。根据本发明的实施例可组合框904与框914以便将所述像素信号存储于对应于像素在图像中的位置的位置中。因此，当图像传感器已产生所有的电荷包时，存储器或存储单元存储完整的图像。现在将描述用于确定图9中所示的方法中所使用的增益比G2/G1的一个过程。可根据引导到电荷倍增水平移位寄存器418及输出电路420的电荷包来确定G2/G1增益比。 由输出电路410及420两者处理那些电荷包。在根据本发明的一个实施例中，确定(输出电路420所产生的数字像素信号)/(输出电路410所产生的数字像素信号)的运行平均值。 此运行平均值等于增益比G2/G1。由于随着相机温度改变，增益比G2/G1可能也将改变，因此在一实施例中使用运行平均值。根据本发明之实施例并不限于使用运行平均值。在根据本发明的另一实施例中， 可使用运行最小乘方拟合平均值。所属领域的技术人员将了解，运行最小乘方拟合平均值还将校正偏移误差。图10是用来图解说明根据本发明一实施例中如何组合从两个输出通道输出的信号以产生图像的示范性图示。线1000表示电荷倍增输出通道针对具有零到Sl数目个电荷载子的电荷包的输出。线1002表示电荷感测输出通道针对具有零到S2数目个电荷载子的电荷包的输出。每一线1000及1002的斜率分别是输出增益G2及Gl。线1004表示不同输出通道中的放大器(例如，放大器408及418)的饱和电平。所有输出通道的像素强度将不超过此饱和电平。因此，图像的最大像素强度限于线1004所表示的强度级。输出放大器418在Sl的低数目个电荷载子处饱和且输出放大器408在S2数目个电荷载子处饱和。如果电荷载子的数目介于Sl与S2之间，则将电荷感测输出通道的输出乘以输出线1000与输出线1002的斜率的比(即，增益比G2/G1)。将从电荷感测输出通道输出的像素信号乘以增益比以产生具有较大范围的强度值的图像。所述增益比在施加到具有介于Sl与S2之间的数目个电荷载子的电荷包时修改像素强度值以使得所述强度值落在线1006上。仅以举例方式，从电荷感测输出通道输出具有对应于沿线1002的点1008的数目个电荷载子的电荷包。当将所述电荷包乘以增益比(G2/G1)时，经修改的像素强度值对应于沿线1006的点1008’。因此，所述增益比产生落在或大致落在线1006上的经修改的像素强度，借此提供具有较大范围的像素强度值的图像。现在参考图11，其展示根据本发明一实施例中用于制作图像传感器的方法的流程图。首先，制作像素阵列，如框1100中所示。可使用此项技术中已知的技术制作光电检测器的像素阵列。举例来说，可在衬底上方沉掩蔽层并将每一掩蔽层图案化以在将形成每一像素中的相应组件(例如，光电检测器)的位置处提供开口。接着，将具有特定导电类型的掺杂剂植入到所述衬底中以制作所述组件。接下来，如框1102中所示，在所述像素阵列的一侧上制作水平CCD移位寄存器。可使用此项技术中已知的技术制作所述水平CCD移位寄存器。举例来说，可在衬底上方沉积掩蔽层并将其图案化以在将形成每一移位寄存器元件或每一移位寄存器元件中的相的位置处提供开口。接着，将具有特定导电类型的掺杂剂植入到所述衬底中以制作所述移位寄存器元件或相。还可在移位寄存器元件或相之间形成势垒植入物。并且，在每一移位寄存器元件或相上方制作电极并将其电连接到用来经由水平CCD移位寄存器使电荷包移位的相应电压计时信号。通常，以若干电极层形成所述电极。在两相CCD移位寄存器中，交替电极(每隔个一电极)形成一个电极层且剩余电极形成第二电极层。在四相CCD移位寄存器中，安置于第一及第三相(或第二及第四相)上方的电极形成一个电极层且剩余电极形成
第二电极层。接下来，如框1104及框1106中所示，制作电荷感测输出通道及电荷倍增输出通道。可使用此项技术中已知的技术制作所述输出通道。举例来说，可在衬底上方沉积掩蔽层并将其图案化以在将形成每一移位寄存器元件或每一移位寄存器元件中的相的位置处提供开口。接着，将具有特定导电类型的掺杂剂植入到所述衬底中以制作所述移位寄存器元件或相。还可在移位寄存器元件或相之间形成势垒植入物。并且，在每一移位寄存器元件或相上方制作电极或栅极并将其电连接到用来经由水平移位寄存器使电荷包移位的相应电压计时信号。通常，将所述栅极形成为层。在两相移位寄存器中，交替栅极(每隔一个栅极)形成一个层且剩余栅极形成第二电极层。在四相移位寄存器中，安置于第一及第三相(或第二及第四相)上方的栅极形成一个层且剩余栅极形成第二电极层。在框1108处形成放电元件。可使用此项技术中已知的技术形成所述放电元件。且最后，在框1110处制作电荷引导开关。可使用此项技术中已知的技术制作所述电荷引导开关。举例来说，可在衬底上方沉积掩蔽层并将其图案化以在将形成每一移位寄存器元件或每一移位寄存器元件中的相的位置处提供开口。接着，将具有特定导电类型的掺杂剂植入到所述衬底中以制作所述移位寄存器元件或相。还可在移位寄存器元件或相之间形成势垒植入物。并且，在每一移位寄存器元件或相上方制作栅极并将其电连接到用来引导电荷包穿过电荷引导开关的相应输出的相应电压计时信号。所属领域的技术人员将认识到，根据本发明的其它实施例可修改图10中所示的框的次序。举例来说，可通过适当地图案化掩蔽层而同时制作像素阵列中所包含的多个组件、水平移位寄存器、电荷感测输出通道或电荷倍增输出通道。包含管线延迟水平移位寄存器或经扩展水平移位寄存器的实施例在制作所要输出通道时可制作这些元件。另外，可在图10中所示的过程中间制作图像传感器中的其它组件。尽管已特别参考本发明的某些实施例详细描述了本发明，但应理解，可在本发明的精神及范围内实现变化及修改。举例来说，可使用除图7及图8中所示的信号电平以外的信号电平。在根据本发明的其它实施例中，可以不同方式实施电荷引导开关。图像捕获装置可包含除图3中所示的组件以外的额外组件。且即使本文中已描述本发明的特定实施例，也应注意，本申请案并不限于这些实施例。明确地说，在兼容的情况下，关于一个实施例所描述的任何特征也可用于其它实施例中。且在兼容的情况下，可交换不同实施例的特征。部件列表
100像素阵列
102像素
105水平CCD移位寄存器
110电荷倍增水平CCD移位寄存器
120输出放大器0073]200输出放大器0074]300图像捕获装置0075]302光0076]304成像级0077]306图像传感器0078]308处理器0079]310存储器0080]312显不器0081]314其它输入/输出(I/O)0082]400图像传感器0083]402像素阵列0084]404水平CCD移位寄存器0085]406非破坏性感测节点0086]408放大器0087]410输出电路0088]412管线延迟水平移位寄存器0089]414电荷引导开关0090]416电荷倍增水平移位寄存器0091]418放大器0092]420输出电路0093]422放电元件0094]424经扩展水平CCD移位寄存器0095]500栅极0096]502栅极0097]504栅极0098]506栅极0099]508栅极0100]1000表示电荷倍增输出通道的输出的0101]1002表示电荷感测输出通道的输出的0102]1004表示饱和电平的线0103]1006表示像素强度值的线0104]1008像素强度值0105]1008，经修改的像素强度值0106]Sl表示电荷载子的数目的值0107]S2表示电荷载子的数目的值
权利要求
1.一种图像传感器，其包括水平移位寄存器，其电连接到像素阵列以用于从所述像素阵列接收电荷包； 非破坏性感测节点，其连接到所述水平移位寄存器的输出；电荷引导开关，其电连接到所述非破坏性感测节点，其中所述电荷引导开关包含第一及第二输出；电荷倍增水平移位寄存器，其电连接到所述电荷引导开关的所述第一输出；及放电元件，其连接到所述电荷引导开关的所述第二输出。
2.根据权利要求1所述的图像传感器，其进一步包括连接到所述非破坏性感测节点的第一放大器。
3.根据权利要求1所述的图像传感器，其进一步包括连接于所述非破坏性感测节点与所述电荷引导开关之间的管线延迟水平移位寄存器。
4.根据权利要求1所述的图像传感器，其进一步包括连接于所述电荷引导开关的所述第一输出与所述电荷倍增水平移位寄存器的输入之间的经扩展水平移位寄存器。
5.根据权利要求1所述的图像传感器，其进一步包括连接到所述电荷倍增水平移位寄存器的输出的第二放大器。
6.一种图像捕获装置，其包括 图像传感器，其包括水平移位寄存器，其电连接到像素阵列以用于从所述像素阵列接收电荷包； 非破坏性感测节点，其连接到所述水平移位寄存器的输出； 电荷引导开关，其电连接到所述非破坏性感测节点，其中所述电荷引导开关包含第一及第二输出；电荷倍增水平移位寄存器，其电连接到所述电荷引导开关的所述第一输出；及放电元件，其连接到所述电荷引导开关的所述第二输出；及计算装置，其电连接到所述电荷引导开关，其中所述计算装置响应于从所述非破坏性感测节点接收的信号而将开关信号传输到所述电荷引导开关。
7.根据权利要求6所述的图像捕获装置，其进一步包括 第一放大器，其连接到所述非破坏性感测节点；及第二放大器，其连接到所述电荷倍增水平移位寄存器的输出。
8.根据权利要求7所述的图像捕获装置，其进一步包括 第一输出电路，其连接到所述第一放大器的输出；及第二输出电路，其连接到所述第二放大器的输出。
9.根据权利要求6所述的图像捕获装置，其进一步包括连接于所述非破坏性感测节点与所述电荷引导开关之间的管线延迟水平移位寄存器。
10.根据权利要求9所述的图像捕获装置，其中所述管线延迟水平移位寄存器的长度是基于所述第一放大器及所述第一输出电路的管线延迟时间。
11.根据权利要求6所述的图像捕获装置，其进一步包括连接于所述电荷引导开关的所述第一输出与所述电荷倍增水平移位寄存器的输入之间的经扩展水平移位寄存器。
全文摘要
一种图像传感器包含电连接到像素阵列以用于从所述像素阵列接收电荷包的水平移位寄存器。非破坏性感测节点连接到所述水平移位寄存器的输出。电荷引导开关电连接到所述非破坏性感测节点。所述电荷引导开关包含两个输出。电荷倍增水平移位寄存器电连接到所述电荷引导开关的一个输出。放电元件连接到所述电荷引导开关的另一输出。
文档编号H04N5/341GK102572313SQ20111041542
公开日2012年7月11日 申请日期2011年12月7日 优先权日2010年12月20日
发明者克里斯托弗·帕克斯 申请人:全视科技有限公司