专利名称：基于arm7核微处理器的mvb-canopen网关的制作方法
技术领域：
本实用新型具体涉及一种基于ARM7的MVB-CAN0PEN网关，符合IEC61375-1:2007、 IS011898和CIA DS-301 Ver. 4. 02标准，具有通用性强、可靠性强等特点，适合我国地铁、轻轨多总线的现状，解决了总线间接口问题，适合在铁路行业内推广。
背景技术：
随着国内铁路的高速发展，国外很多先进的技术涌入到国内市场。我国现在用的列车通信总线主要有MVB、CAN0PEN、HDLC和W0RLDFIP等。在一辆车上只有一种总线形式存在。这就涉及到一个问题，有些产品的对外接口是固定的，从而在应用到其他总线列车上时出现接口不统一，无法使用的现象。于是MVB-CAN0PEN网关便成为两种总线接口必须的关键设备，对于铁路机车行业的技术通用性有着重要意义。MVB总线是一种列车专用总线，遵循IEC61375-1 2007《列车通信网络》(简称TCN 标准)标准，它是一个开放的通信系统，用于列车车厢和不同设备间的连接。TCN标准包含两种总线形式绞线式列车总线WTB和多功能车辆总线MVB两种。原定义WTB用于车厢间连接，MVB用于车厢内设备连接，但现在大多厂家车厢和车厢内均采用MVB总线连接，简化了设计过程。MVB总线通信速率为1.5Mbit/s，物理层分为三种(1)用于短距离传输的电介质ESD (RS485，20. Om); (2)用于中距离传输的电介质EMD (变压器耦合，200. Om); (3)用于长距离传输的光介质(光纤，2. 0km)。MVB总线特点如表1所示。CAN0PEN是一种架构在控制局域网络(Control Area Network，CAN)上的高层通讯协议，在工业控制领域得到广泛应用。遵循ISOl 1898标准和CIA DS-301 Ver. 4. 02标准。 CAN总线仅仅定义了物理层和数据链路层，没有规定应用层，本身不完整。CAL协议是目前基于CAN的高层通讯协议的一种，CAL提供了 4种应用层服务功能CMS、NMT, DBT和LMT。 而CAN0PEN协议时基于CAL协议基础上进行扩展的。CAN0PEN提供了所有的网络管理服务和保温传送协议，提供了分布式控制系统的一种实现方案。CAN0PEN在保证网络节点互用性的同时允许节点的功能随意扩展。CAN0PEN标准规定的总线特点如表2所示。目前我国铁路行业暂时还没有该类产品，给子供应商带来诸多不便。当本产品的接口和列车总线不符时，只能选择放弃。而MVB-CAN0PEN网关研发的成功，填补了国内的空白，使我国多种列车总线的融合更进了一步，给混合型的列车控制提供了一种解决方案，使我国的列车通信技术更上了一个新台阶。
实用新型内容本实用新型为解决上述技术问题而提供一种基于ARM7核微处理器的 MVB-CAN0PEN网关，主要应用于在地铁、轻轨列车和城市轨道交通系统中，实现MVB网络控制系统和CAN0PEN网络控制系统的互联，具有MVB总线主和CAN0PEN网络从节点的功能。为解决上述技术问题，本实用新型采用的技术方案如下一种基于ARM7核微处理器的MVB-CAN0PEN网关，包括主控电路、与所述的主控电路分别连接的MVB接口电路和CAN0PEN接口电路以及为所述的主控电路、MVB接口电路和 CAN0PEN接口电路提供工作电压的电源电路；所述的主控电路包括CPU、与所述的CPU连接的FPGA编解码器、RS232协议控制器、USB接口以及与所述的RS232协议控制器连接的 RS232接口 ；所述的MVB接口电路与所述的FPGA编解码器连接，所述的CAN0PEN接口电路与所述的CPU连接。所述的MVB接口电路包括MVB总线驱动器、与所述MVB总线驱动器连接的隔离变压器；所述的MVB接口电路通过所述的MVB总线驱动器与所述的FPGA编解码器连接。设备数据自主控电路CPU送至FPGA编解码器编码后，通过MVB总线驱动器和隔离变压器发送到 MVB总线上；所述的MVB接口电路同样接收MVB总线上的数据，通过隔离变压器和MVB总线驱动器送至FPGA编解码器解码后送至主控电路的CPU。所述的CAN0PEN接口电路包括依次连接的CAN0PEN隔离协议控制模块、共轭电感以及保护器件；所述的CAN0PEN接口电路通过所述的CAN0PEN隔离协议控制模块与所述的 CPU连接；设备数据自主控电路CPU发送至CAN0PEN隔离协议控制模块，通过共轭电感滤波后发送至CAN0PEN总线上；所述的CAN0PEN接口电路同样接收CAN0PEN总线上的数据，通过共轭电感后，经过CAN0PEN隔离协议控制模块送至主控电路的CPU。 所述的FPGA编解码器与CPU之间通过双口 RAM进行数据交换；所述的FPGA编解码器将自所述的MVB接口电路传来的数据解码后存储在双口 RAM中供CPU读取；CPU将要发送至所述的MVB接口电路的数据存储在双口 RAM中供所述的FPGA编解码器读取。所述的设备数据自主控电路CPU送至所述的FPGA编解码器转化为曼彻斯特信号， 通过MVB总线驱动器转换为差分信号后经隔离变压器发送到MVB总线上；所述的MVB总线驱动器将经所述的隔离变压器传来的MVB总线上的差分信号转化为UART信号传送至FPGA 编解码器进行编解码后传送至主控电路CPU。本实用新型采用模块化设计，其接口符合IEC61375-1:2007、IS011898和CIA DS-301 Ver. 4. 02标准的MVB和CAN0PEN两种列车总线接口标准，同时具有MVB和CAN0PEN 通信功能，设计新颖、便于安装，在铁路、地铁和轻轨领域具有很高的推广价值。其有益效果如下(1)本实用新型符合 IEC61375-1:2007、IS011898 和 CIA DS-301 Ver. 4. 02 标准， 填补了国内在这一技术领域的空白。(2)本实用新型采用了模块化设计，减少了产品组装的复杂度，降低了人为操作导致故障的几率。(3)本实用新型通过了 MVB和CAN0PEN的例行试验，并与国外同类产品通过了接口 一致性测试。(4)本实用新型拓展了网络控制系统的兼容性问题，为不同厂家、不同接口提供了一条便捷的解决方案。
图1为本实用新型实施例提供的MVB-CAN0PEN网关的结构示意图；图2为本实用新型实施例提供的主控电路的结构示意图；图3为本实用新型实施例提供的MVB接口电路的结构示意图；[0021]图4为本实用新型实施例提供的CAN0PEN接口电路的结构示意图；图5为本实用新型实施例提供的网络拓扑图。图6为本实用新型实施例提供的MVB-CAN0PEN网关通过MVB接口电路将MVB总线上的报文解析后传送至主控电路的结构示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，
以下结合附图，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。参见图1、2所示，一种基于ARM7核微处理器的MVB-CAN0PEN网关，包括主控电路、 与所述的主控电路分别连接的MVB接口电路和CAN0PEN接口电路以及为所述的主控电路、 MVB接口电路和CAN0PEN接口电路提供工作电压的电源电路；所述的主控电路包括CPU、与所述的CPU连接的FPGA编解码器、RS232协议控制器、USB接口以及与所述的RS232协议控制器连接的RS232接口 ；所述的CPU为ARM7核的微处理器，所述的MVB接口电路与所述的 FPGA编解码器连接，所述的CAN0PEN接口电路与所述的CPU连接。所述的MVB接口电路负责MVB总线上数据的输入输出；所述的CAN0PEN接口电路负责CAN0PEN总线上数据的输入输出；所述的主控电路是整个MVB-CAN0PEN网关的核心部分，负责所有上层通信协议的解析，包括负责MVB协议的编解码、CAN0PEN协议编解码、协议功能转换、实现MVB总线主的功能和数据的处理；主控电路的CPU接收来自CAN0PEN接口电路和MVB接口电路的数据，对数据进行处理，同时也要对MVB总线和CAN0PEN总线的同步报文进行解析和处理。主控电路的CPU通过与其连接的所述的FPGA编解码器与MVB接口电路连接，实现 MVB总线上数据的收发和编解码的工作；CPU与CAN0PEN接口电路连接，实现CAN0PEN总线上数据的应用层解析，对于总线上的数据和心跳报文进行解析和收发；采集到的MVB数据和CAN0PEN数据通过RS232接口和USB接口均可输出，应用程序也可通过RS232接口进行下载。FPGA编解码器与CPU之间通过双口 RAM进行数据交换，防止数据丢失。FPGA编解码器可将数据解码后存储在双口 RAM中供CPU读取；CPU将要发送的数据存储在双口 RAM中供FPGA编解码器读取。主帧的发送由FPGA编解码器自主完成。参见图3，所述的MVB接口电路包括MVB总线驱动器、与所述MVB总线驱动器连接的隔离变压器以及所述的隔离变压器连接的MVB接口 ；所述的MVB接口电路通过所述的 MVB总线驱动器与所述的主控电路的FPGA编解码器连接。设备数据自主控电路CPU发送至FPGA编解码器编码后转化为曼彻斯特信号，通过 MVB总线驱动器和隔离变压器经所述的MVB接口发送到MVB总线上；所述的MVB接口电路同样可以接收MVB总线上的数据，通过MVB接口、隔离变压器和MVB总线驱动器后送至FPGA 编解码器解码，在主控电路的CPU中处理。通过主控电路同样可以通过MVB接口电路发送的MVB主帧。 所述的设备数据自主控电路CPU送至所述的FPGA编解码器转化为曼彻斯特信号， 通过MVB总线驱动器转换为差分信号后经隔离变压器发送到MVB总线上；所述的MVB总线驱动器将经所述的隔离变压器传来的MVB总线上的差分信号转化为UART信号传送至FPGA 编解码器进行编解码后传送至主控电路CPU。参见图4，所述的CAN0PEN接口电路包括依次连接的CAN0PEN隔离协议控制模块、 共轭电感以及保护器件；所述的CAN0PEN接口电路通过所述的CAN0PEN隔离协议控制模块与所述的CPU连接。设备数据自主控电路CPU发送至CAN0PEN隔离协议模块，通过共轭电感滤波后发送至CAN0PEN总线上；所述的CAN0PEN接口电路同样可以接收CAN0PEN总线上的数据，通过共轭电感滤波后，经过CAN0PEN隔离协议模块送至主控电路的CPU对数据进行处理；所有的 CAN0PEN应用层协议都在主控电路的CPU中进行解析；保护器件实现在CAN0PEN总线受扰产生波动时，吸收电压较高的脉冲。本实用新型实施例中，其中主控电路的CPU采用NXP的LPC2378、FPGA编解码器采用ALTERA的EP1K50TC144-3N、RS232协议控制器采用SIPEX的SP202EEN，MVB总线驱动器采用MAXIM的MA3292ESD、隔离变压器采用VAC的T60403-Y4021_X123、CAN0PEN隔离协议控制模块采用ZLG的CTM1050T、共轭电感采用EPCOS的B82793、保护器件采用PESD5V0L2BT。网关所有硬件负责MVB、CANOPEN、RS232和USB物理层和链路层数据的解析，将解析后的数据传送到主控电路的CPU或者FPGA编解码器。模块所有的软件功能都是在主控电路CPU和FPGA编解码器中进行解析，将解析后的报文传送至接口电路。CANOPEN隔离协议控制模块为CANOPEN接口电路的核心部分，用于实现CANOPEN电路物理层接口和电气隔离，当收到新数据时传送至CPU引发中断。MVB总线驱动器是MVB接口电路的核心部分，它将MVB总线上的差分信号转化为UART信号传送至FPGA进行编解码。参见图5，所述的电源电路包括电源模块、分别与所述的电源模块连接的扼流圈、高压瓷片电容、TVS器件；电源电路以电源模块为核心，为主控电路、MVB接口电路和 CANOPEN 接口电路提供 3. 3V、2. 5V、1. 8V 电压。本实用新型MVB-CAN0PEN网关配有24V电源接口，EMC满足TB3021-2001铁道机车车辆电子装置和EN50155标准。电源模块采用国产的金升阳公司的VRAM05D-10W，将24V 外部供电转化为5V，通过AMSl 117-3. 3、AMS1117_2. 5和AMS1117-1. 8将5V电压转为3. 3V、 2. 5V和1. 8V电压供主控电路、MVB接口电路和CANOPEN接口电路使用。本实用新型实施例所述的MVB-CAN0PEN网关，可以与列车上的MVB和CANOPEN网络连接，实现两种不同网络通信协议的转换。每种不同协议接口的设备均需要一个这种 MVB-CAN0PEN 网关。参见图6所示，MVB-CAN0PEN网关通过MVB接口电路将MVB总线上的报文解析后传送至主控电路，主控电路针对该报文进行处理，将CANOPEN电路需要的报文通过CANOPEN 接口电路传送至CANOPEN总线上。同样，针对CANOPEN总线上的报文也在主控电路中进行处理，处理后的有效报文传送至MVB总线上。如果列车总线为CANOPEN网络，MVB-CAN0PEN 网关还可以作为MVB总线主，与需要转换的设备如牵引电机、广播系统等进行MVB通信，从而实现多种总线的兼容。本实用新型符合IEC61375-1:2007、IS013239-2002 标准的 MVB 和 CANOPEN 两种列车总线，同时具有MVB和CANOPEN通信功能，可实现MVB和CANOPEN两种列车总线通信协议的转换，广泛应用于地铁、轻轨和铁路机车等列车总线不统一的工业控制领域。[0041] 以上公开的仅为本专利的具体实施例，但本专利并非局限于此，对于本领域的普通技术人员来说，在不脱离本实用新型原理的前提下，做出的变形应视为属于本实用新型保护范围。
权利要求1.一种基于ARM7核微处理器的MVB-CAN0PEN网关，其特征在于，包括主控电路、与所述的主控电路分别连接并通信的MVB接口电路和CAN0PEN接口电路以及为所述的主控电路、 MVB接口电路和CAN0PEN接口电路提供工作电压的电源电路；所述的主控电路包括CPU、与所述的CPU连接的FPGA编解码器、RS232协议控制器、USB接口以及与所述的RS232协议控制器连接的RS232接口 ；所述的MVB接口电路与所述的FPGA编解码器连接，所述的CAN0PEN 接口电路与所述的CPU连接。
2.根据权利要求1所述的基于ARM7核微处理器的MVB-CAN0PEN网关，其特征在于，所述的MVB接口电路包括MVB总线驱动器、与所述MVB总线驱动器连接的隔离变压器；所述的 MVB接口电路通过所述的MVB总线驱动器与所述的FPGA编解码器连接；设备数据自主控电路CPU送至FPGA编解码器编码后，通过MVB总线驱动器和隔离变压器发送到MVB总线上； 所述的MVB接口电路同样接收MVB总线上的数据，通过隔离变压器和MVB总线驱动器送至 FPGA编解码器解码后送至主控电路的CPU。
3.根据权利要求1所述的基于ARM7核微处理器的MVB-CAN0PEN网关，其特征在于，所述的CAN0PEN接口电路包括依次连接的CAN0PEN隔离协议控制模块、共轭电感以及保护器件；所述的CAN0PEN接口电路通过所述的CAN0PEN隔离协议控制模块与所述的CPU连接； 设备数据自主控电路CPU发送至CAN0PEN隔离协议控制模块，通过共轭电感滤波后发送至 CAN0PEN总线上；所述的CAN0PEN接口电路同样接收CAN0PEN总线上的数据，通过共轭电感后，经过CAN0PEN隔离协议控制模块送至主控电路的CPU。
4.根据权利要求1所述的基于ARM7核微处理器的MVB-CAN0PEN网关，其特征在于，所述的FPGA编解码器与CPU之间通过双口 RAM进行数据交换；所述的FPGA编解码器将自所述的MVB接口电路传来的数据解码后存储在双口 RAM中供CPU读取；CPU将要发送至所述的MVB接口电路的数据存储在双口 RAM中供所述的FPGA编解码器读取。
5.根据权利要求2所述的基于ARM7核微处理器的MVB-CAN0PEN网关，其特征在于，所述的设备数据自主控电路CPU送至所述的FPGA编解码器转化为曼彻斯特信号，通过MVB总线驱动器转换为差分信号后经隔离变压器发送到MVB总线上；所述的MVB总线驱动器将经所述的隔离变压器传来的MVB总线上的差分信号转化为UART信号传送至FPGA编解码器进行编解码后传送至主控电路CPU。
专利摘要本实用新型公开了一种基于ARM7核微处理器的MVB-CANOPEN网关，包括主控电路、与所述主控电路分别连接的MVB接口电路和CANOPEN接口电路、为所述主控电路、MVB接口电路和CANOPEN接口电路提供工作电压的电源电路；所述主控电路包括CPU、与所述CPU连接的FPGA编解码器、RS232协议控制器、USB接口及与所述RS232协议控制器连接的RS232接口；所述MVB接口电路与所述FPGA编解码器连接，所述CANOPEN接口电路与所述CPU连接。本网关可实现MVB、CANOPEN列车总线通信协议转换，广泛应用于地铁、轻轨和铁路机车等列车总线不统一的工控领域。
文档编号H04L12/66GK202183782SQ201120091700
公开日2012年4月4日 申请日期2011年3月31日 优先权日2011年3月31日
发明者刘瑞 申请人:华车(北京)交通装备有限公司, 广州中车轨道交通装备股份有限公司