专利名称：一种基于sopc的点对多点系统动态帧结构模块的制作方法
技术领域：
本实用新型涉及点对多点系统通信中的一种灵活、高效、实用、可靠的帧结构模块，实现了灵活方便地配置帧结构参数，实现了点对多点TDD系统时隙的动态灵活划分，提高了点对多点系统的传输效率，提高了系统容量。
背景技术：
传统的点对多点TDD系统帧结构一般采用固定分配如TDMA或者轮询协议，固定分配的帧结构不够灵活，在系统容量较低时传输效率较低，时间资源浪费较严重；轮询协议在系统容量较高时额外开销引起的浪费较严重，传输效率变低；这两种方式帧结构固定，不能随系统容量变化相应变化，灵活性较差。
实用新型内容本实用新型的目的在于避免上述背景技术中的不足之处而提供了一种利用SOPC(可编程片上系统)技术的点对多点系统动态帧结构实现方法，具有简单、灵活、高效、可靠等优点。本实用新型完全解决了传统的帧结构设计复杂、灵活性差、效率较低的问题。本实用新型的目的是这样实现的:一种基于SOPC的点对多点系统动态帧结构模块，包括控制器1、FLASH存储器2、串口芯片3、无线发送模块4、无线接收模块5、帧结构配置模块6和电源12，其特征在于:所述的控制器I的输出端口 I输出时序操作控制信号和需要烧写的帧结构参数数据至FLASH存储器2的输入端口 I ;FLASH存储器2的输出端口 2将存储的帧结构参数信息返回到控制器I的输入端口 2 ;控制器I的输出端口 3输出帧结构参数监控数据至串口芯片3的输入端口 I ;串口芯片3的输出端口 2输出帧结构参数配置数据至控制器I的输入端口 4 ;控制器I的输出端口 5输出巾贞结构参数到无线发送模块4的输入端口 I ;控制器I的输出端口6输出复接数据到无线发送模块4的输入端口 2，无线发送模块4的输出端口 3将数据流转换成电平信号发送到无线信道中；控制器I的输出端口 7输出帧结构参数到无线接收模块5的输入端口 I ;无线接收模块5的输入端口 3接收无线信道的电平信号进行解调处理，无线接收模块5的输出端口 2输出输出解调数据流到控制器I的输入端口 8 ;串口芯片3的输出端口 3输出帧结构参数监控数据到帧结构配置模块6的输入端口 I ;帧结构配置模块6通过输出端口 2输出帧结构参数配置数据到串口芯片3的输入端口 4 ;电源12输出端+V电压端与各部件相应电源端并接，提供各个部件需要的电源。其中，控制器I包括NIOS II处理器模块7、片内双口 RAM存储器8、片内双口 RAM存储器管理接口模块9、数据发送接收配置模块10、片外FLASH存储器控制模块11、串口芯片控制模块13、数据发送模块14和数据接收模块15 ;所述的串口芯片3对接收的帧结构配置参数数据，在串口芯片控制模块13的控制下将帧结构配置参数数据读入进行协议解析处理，串口芯片控制模块13将处理后的帧结构配置参数数据发送到NIOSII处理器模块7 ；NIOS II处理器模块7将输入的处理后的帧结构配置参数数据送入片外FLASH存储器控制模块11进行并串处理，片外FLASH存储器控制模块11将串行的帧结构配置参数数据烧写入FLASH存储器2中完成数据的存储；N10S II处理器模块7通过片外FLASH存储器控制模块11将FLASH存储器2中存储的串行的帧结构参数数据读出，通过数据发送接收配置模块10分别对数据发送模块14和数据接收模块15进行参数配置；N10S II处理器模块7通过片内双口 RAM存储器管理接口模块9将帧头、信令和业务数据信息数据写入双口 RAM存储器8 ;数据发送模块14将片内双口 RAM存储器8中的数据读入，进行处理后转换成串行比特流数据发送到无线发送模块4 ;无线接收模块5接收信道中的无线电信号，转换成串行比特流数据发送到数据接收模块15 ;数据接收模块15接收串行比特流数据后经过处理将数据写入片内双口 RAM存储器8 ；N10S II处理器模块7通过片内双口 RAM存储器管理接口模块9从双口 RAM存储器8中读取数据进行处理，解析出帧头、信令和业务数据信息数据；NIOS II处理器模块7将帧结构参数监控数据送入串口芯片控制模块13进行并串转换和协议转换，串口芯片控制模块13将处理后串行数据流发送到串口芯片3。本实用新型相比背景技术具有如下优点:1.本实用新型设计灵活，可满足不同系统容量的需求，传输效率较高。2.本实用新型的主要部分采用已有的大规模现场可编程器件，设计简单，可封装成模块，便于移植。3.本实用新型主要是软件实现，帧结构参数配置灵活，适应性较强。
图1是本实用新型电原理方框图。图2是本实用新型控制器I实施例的电原理图。
具体实施方式
参照图1、图2，本实用新型由控制器1、FLASH存储器2、串口芯片3、无线发送模块4、无线接收模块5、帧结构配置模块6和电源12组成。图1是本实用新型的电原理方框图，实施例按图1连接线路。其中控制器I的作用是通过端口 I输出FLASH存储器2的读写信号、地址和数据信号，通过端口 2输入FLASH存储器2存储的帧结构参数数据，通过这两个端口完成对FLASH存储器2的读写操作；控制器I通过端口 3完成对串口芯片3的帧结构参数监控数据发送工作，通过端口 4完成对串口芯片3的帧结构参数配置数据的输入工作。控制器I由包括NIOS II处理器模块7、片内双口 RAM存储器8、片内双口 RAM存储器管理接口模块9、数据发送接收配置模块10、片外FLASH存储器控制模块11、串口芯片控制模块13、数据发送模块14、数据接收模块15组成。实施例控制器I采用美国Altera公司生产Cyclone II系列FPGA芯片制作。图2是本实用新型控制器I的电原理图，实施例按图2连接线路。NIOS II处理器模块7的作用是完成帧结构参数的读取与配置、帧结构参数配置的接收与存储、基于TDD的动态时隙分配协议处理、无线数据的组帧、无线数据的帧解析;片内双口 RAM存储器8用来存储NIOS II处理器模块7写入的的帧数据，以供数据发送模块14发送处理，片内双口 RAM存储器8同时将数据接收模块15接收到的数据存储，以供存储NIOSII处理器模块7读取处理；双口 RAM存储器管理接口模块9用于完成NIOSII处理器模块7对片内双口 RAM存储器8的操作控制；数据发送接收配置模块10用于完成NIOS II处理器模块7对数据发送模块14、数据接收模块15的参数配置；片外FLASH存储器控制模块11完成对FLASH存储器2的时序控制功能；串口芯片控制模块13完成对串口芯片3的数据接收与数据发送功能；数据发送模块14完成帧数据的并串转换和比特流发送功能；数据接收模块15完成帧数据的比特流接收和串并转换功能。实例实施采用一块美国Altera公司生产Cyclone II系列FPGA芯片制作。FLASH存储器2用于存储帧结构参数，以供控制器I完成帧结构参数的读取、更新和配置使用。实例实施采用XICOR公司的X4045集成芯片实现。本实用新型中串口芯片3接收来自控制器I输出的帧结构参数监控数据，由端口2输出给控制器I参数配置数据。实施例采用MAXM公司的MAX3237EEAI集成芯片实现。本实用新型电源12提供整个点对多点系统动态帧结构模块电路的直流工作电压，实施例采用市售通用集成稳压直流电源块制作，其输出+V电压为+3.3V供电电流为5A。本实用新型简要工作原理如下:帧结构配置模块6通过串口芯片3将帧结构参数配置到控制器I ;控制器I将配置的参数写入FLASH存储器2完成帧结构配置参数的存储；控制器I将FLASH存储器2中存储的帧结构参数配置读出使用，并将帧头、信令和业务数据转换成比特流发送到到无线发送模块4 ;无线发送模块4将串行比特流数据调制成电平信号发送到无线信道；无线接收模块5将无线信道中的电平信号接收转换成串行比特流数据发送到控制器I ;控制器I再完成帧解析功能，完成帧头、信令和业务数据的处理工作；控制器I完成基于TDD的动态时隙分配协议处理；控制器I将帧结构参数监控数据送到串口芯片3 ;串口芯片3完成数据的串口协议转换后将帧结构参数监控数据送到帧结构配置模块6。本实用新型安装结构如下:把图1，图2中所有电路器件安装在一块长、宽为90X90mm的印制板上，组装成本
实用新型发明。
权利要求1.一种基于SOPC的点对多点系统动态帧结构模块，包括控制器(I)、FLASH存储器(2)、串口芯片(3)、无线发送模块(4)、无线接收模块(5)、帧结构配置模块(6)和电源(12)，其特征在于:所述的控制器⑴的输出端口 I输出时序操作控制信号和需要烧写的帧结构参数数据至FLASH存储器(2)的输入端口 I ;FLASH存储器(2)的输出端口 2将存储的帧结构参数信息返回到控制器(I)的输入端口 2 ;控制器(I)的输出端口 3输出帧结构参数监控数据至串口芯片(3)的输入端口 I ;串口芯片(3)的输出端口 2输出帧结构参数配置数据至控制器(I)的输入端口 4;控制器(I)的输出端口 5输出帧结构参数到无线发送模块(4)的输入端口 I ;控制器(I)的输出端口 6输出复接数据到无线发送模块(4)的输入端口 2，无线发送模块(4)的输出端口 3将数据流转换成电平信号发送到无线信道中；控制器(I)的输出端口 7输出帧结构参数到无线接收模块(5)的输入端口 I ;无线接收模块(5)的输入端口 3接收无线信道的电平信号进行解调处理，无线接收模块(5)的输出端口 2输出输出解调数据流到控制器(I)的输入端口 8 ;串口芯片(3)的输出端口 3输出帧结构参数监控数据到帧结构配置模块(6)的输入端口 I ;帧结构配置模块(6)通过输出端口 2输出帧结构参数配置数据到串口芯片(3)的输入端口 4;电源(12)输出端+V电压端与各部件相应电源端并接，提供各个部件需要的电源。
2.根据权利要求1所述的一种基于SOPC的点对多点系统动态帧结构模块，其特征在于:控制器(I)包括NIOS II处理器模块(7)、片内双口 RAM存储器(8)、片内双口 RAM存储器管理接口模块(9)、数据发送接收配置模块(10)、片外FLASH存储器控制模块(11)、串口芯片控制模块(13)、数据发送模块(14)和数据接收模块(15)；所述的串口芯片(3)对接收的帧结构配置参数数据，在串口芯片控制模块(13)的控制下将帧结构配置参数数据读入进行协议解析处理，串口芯片控制模块(13)将处理后的帧结构配置参数数据发送到NIOSII处理器模块(7) ；N10S II处理器模块(7)将输入的处理后的帧结构配置参数数据送入片外FLASH存储器控制模块(11)进行并串处理，片外FLASH存储器控制模块(11)将串行的帧结构配置参数数据烧写入FLASH存储器(2)中完成数据的存储；NIOS II处理器模块(7)通过片外FLASH存储器控制模块(11)将FLASH存储器(2)中存储的串行的帧结构参数数据读出，通过数据发送接收配置模块(10)分别对数据发送模块(14)和数据接收模块(15)进行参数配置；N10SII处理器模块(7)通过片内双口 RAM存储器管理接口模块(9)将帧头、信令和业务数据信息数据写入双口 RAM存储器(8);数据发送模块(14)将片内双口 RAM存储器(8)中的数据读入，进行处理后转换成串行比特流数据发送到无线发送模块(4);无线接收模块(5)接收信道中的无线电信号，转换成串行比特流数据发送到数据接收模块(15);数据接收模块(15)接收串行比特流数据后经过处理将数据写入片内双口 RAM存储器(8) ；N10S II处理器模块(7)通过片内双口 RAM存储器管理接口模块(9)从双口RAM存储器(8)中读取数据进行处理，解析出帧头、信令和业务数据信息数据；N10S II处理器模块(7)将帧结构参数监控数据送入串口芯片控制模块(13)进行并串转换和协议转换，串口芯片控制模块(13)将处理后串行数据流发送到串口芯片(3)。
专利摘要本实用新型公开了一种基于SOPC的点对多点系统动态帧结构模块，包括控制器(1)、FLASH存储器(2)、串口芯片(3)、无线发送模块(4)、无线接收模块(5)、帧结构配置模块(6)和电源(12)。它采用SOPC软件方法实现点对多点TDD系统时隙的动态分配协议，实现了时隙的动态灵活划分，提高了点对多点系统的传输效率，提高了系统容量。具有实现简单、传输效率较高、性能稳定可靠、容量易于扩展等优点，在点对多点TDD通信系统中有着比较广泛的应用前途。
文档编号H04L1/00GK202978976SQ20122072134
公开日2013年6月5日 申请日期2012年12月24日 优先权日2012年12月24日
发明者杨喜光, 邵华斌, 吕先望 申请人:中国电子科技集团公司第五十四研究所