用于检测多层信号的组件和方法

用于检测多层信号的组件和方法
【专利摘要】多层信号是从每个具有相关性质的多于一层的分量序列来构造的。一种接收机(18)接收多层信号。接收机中的信号检测器(66)对接收的信号执行做相关或匹配滤波。当检测到信号时，信号检测器触发定时估值器(70)、相位估值器(68)和频率估值器(72)。定时估值器采用来自信号检测器的输出信号，执行插值和定时估值。定时估值调整采样时钟以用于时间同步。相位估值器采用来自相关设备的输出信号来对相位进行估值。相位估值被用来实现相位同步。频率估值器将接收的信号转换成等效的连续波信号。频率估值器对连续波信号执行离散傅立叶变换，并且对频率偏移进行估值。频率偏移估值被用来实现频率同步。
【专利说明】用于检测多层信号的组件和方法

【技术领域】
[0001] 本发明涉及在通信系统中生成信号、发送信号和检测信号的设备和方法。

【背景技术】
[0002] 信号检测是通信系统中的必要任务。通常在信息开始处发送前缀信号以用于信号 检测和参数估值。前缀信号也被称为独特字。前缀信号的设计等同于设计序列。前缀信号 优选具有优良的相关性质、良好的序列集合大小（family size)和高线性复杂度。相同的 前缀信号被存储在接收机中。接收机接收到信号，执行与预先存储的前缀信号的做相关，并 与阈值比较。如果相关度不低于阈值，则接收机宣告检测到信号，并使用接收到的信号和相 关度用于参数估值、包括时间、相位和频率。
[0003] 传统上，接收机必须计算接收到的信号与整个前缀信号的相关度。一个示例为发 送最大长度序列，并且通过逐个样本地计算接收到的信号与预先存储的前缀信号的全相关 度来检测该序列。结果信号检测的复杂度较高。在传统的宽带通信终端中，信号检测器必 须计算大量的乘法，该信号检测器总是占用接收机的硬件的一大部分，并且是接收机中昂 贵的模块。某些信号检测器对乘法要求之大让市面上最快的硬件也无法支持。
[0004] 在保持与传统信号设计和检测方法相同的检测性能的同时，必须设计出具有优良 特征的新的信号以最小化信号检测复杂度并降低信号检测器成本。
[0005] 1968年，Turyn非常简要地引入了两个序列的张量积的概念，作为将序列的定义 移位到不同群的方式。张量积也被称作两个序列的克罗内克积，或仅仅被称为克罗内克序 列。Turyn没有给出任何利用克罗内克序列工作的硬件设计。
[0006] 1991年，Karkkainen和Leppanen比较了使用克罗内克序列的异步CDMA系统的性 能与使用诸如Gold，Kasami和最大长度序列之类的传统序列的通信系统的性能。他们考虑 到将克罗内克序列应用到两个分量序列，包括：长度为11的Barker序列和长度为127的Μ 序列；长度为31的Gold序列和长度为63的Gold序列；长度为11的Barker序列和长度为 127的Gold序列；长度为11的Barker序列和长度为63的小Kasami序列。接收机首先对 接收到的信号做相关以找到第一序列的正确相位。在对第一序列实现检测和同步后，内序 列（第一序列）将被锁定于接收到的信号，然后第二相关器开始搜索外序列（第二序列） 的正确相位。这样的用于克罗内克序列的获取方案的成功取决于接收机输入信噪比（SNR) 在E b/NQ > 15dB处足够大以准许可靠检测到第一分量序列（内序列）的自相关中的同相 峰。设这一计要求第一序列的长度要大，系统信噪比要高，并且第二序列长度要小。作者指 出内分量序列的选择并不关键，并且外分量序列（第二序列）长度必须比第一序列短很多。 Barker序列是外序列的很好选择。然而，不推荐用Barker序列作内序列。研究表明，克罗 内克序列在异步CDMA系统中导致信噪比在E b/NQ = 15dB处的0. 5dB到1. OdB的劣化。该 损失在通信系统中是相当大的。
[0007] 1997年，Elders-Boll等人研究了通信系统中使用Turyn方法构造序列的序列获 取。研究显示，与等长的最大长度序列比较，使用Turyn方法构造的序列在序列获取时间上 减少50%。然而，获取仅考虑内序列而没有考虑外序列，因此带来很大的性能损失。
[0008] 1999年，刘给出了 3层序列的示例。刘独立提出了对每层信号分别运用三个相关 器和三个信号检测器来检测3层序列。刘的方法的优点在于能够减小信号检测器的硬件复 杂度。其弱点在于要求在每一层信号执行信号检测，这是因为如果任何一层i < 3处的信 号检测器遗漏分量信号，则整个信号就未检测到。
[0009] 总而言之，此前的信号设计和检测的方法都使用了整个信号的相关，其中相关是 针对接收到的信号和预先存储的整个信号逐个样本来计算的。这些方法遵循传统的理论和 实践，要求相关必须针对整个信号逐个样本地来计算。就设计克罗内克序列而言，现有技术 仅考虑了两个分量序列。就检测克罗内克序列而言，现有技术强调仅检测内分量序列。如 果内分量序列没有被检测到，则现有技术必然失败。因为内序列只包含整个克罗内克序列 能量的一部分，所以现有技术在检测阶段遗漏克罗内克序列的概率很高。


【发明内容】

[0010] 用于检测接收到的信号的信号检测器包括同相输入端口，用于接收同相接收的信 号，和正交输入端口，用于接收正交接收的信号。同相相关设备电连接到同相输入端口，并 且正交相关设备电连接到正交输入端口。存储器设备电连接到同相相关设备和正交相关设 备。存储器设备存储将被提供给同相相关设备和正交相关设备两者的密钥作为同相接收的 信号和正交接收的信号的操作数（operand)。分别地，相关产生同相相关信号，并且正交相 关器产生正交相关信号。同相平方装置对同相相关信号求平方以生成同相平方信号。正交 平方设备对正交相关信号求平方以生成正交平方信号。加法器将同相平方信号和正交平方 信号相加以产生相加信号。比较器将相加信号同阈值进行比较以决定接收的信号是否是通 信信号。

【专利附图】

【附图说明】
[0011] 随着本发明通过参照以下【具体实施方式】、在结合附图进行考虑时变得更好理解， 本发明的优点将易于领会，在附图中：
[0012] 图1是根据本发明的通信系统的一个实施例的框图；
[0013] 图2A和2B分别是本发明的信号发生器的第一实施例的框图和第二实施例的框 图；
[0014] 图3是本发明的发射机的框图；
[0015] 图4是本发明的接收机的框图；
[0016] 图5是本发明的信号检测器的第一实施例的框图；
[0017] 图6是本发明的信号检测器的第二实施例的框图；以及
[0018] 图7是本发明的信号检测器的第三实施例的框图。

【具体实施方式】 [0019] 信号生成
[0020] 参照图1，示出了根据本发明的一个实施例的通信系统10。系统10包括序列发生 器12,发射机14,信道16和接收机18。发射机14通过信道16发射信号到接收机18,信道 可以是任何已知的用于发送电磁信号的媒介。序列发生器12生成信号，该信号将由发射机 14通过信道16发射并且被接收机18接收，接收机可以使用天线、信号放大器、或如现有技 术已知的其它此类设备。
[0021] 图2A示出多层（multiple level)序列发生器12的第一结构。在此第一结构12 中，序列发生器20产生第一分量序列&，序列发生器22生成第二分量序列A 2，序列发生器 24提供第三个分量序列A3，序列发生器26提供第Μ个分量序列AM。多层序列乘法器28将 这些元件序列軋A2…，AM用作输入信号并且生成多层序列Λ ?為? ? ,其在下面 被定义。当序列发生器12输出信号的长度大时，有必要用硬件实现多层序列发生器12以 便快速生成信号。
[0022] 在图2B中，带上标的附图标记类似于图2A中所示的元件，第二结构12'由用于& 的序列发生器20'、用于A 2的序列发生器22'，用于A3的序列发生器24'，用于&的序列发 生器20'和主时钟38组成，该主时钟38通过连接39、通过生成时钟信号来操作序列发生器 20'。时钟信号还经由连接41被发送给第一辅时钟40。第一辅时钟40是用于操作序列发 生器22'的除以U电路，U是&的长度。第二辅时钟42是用于操作序列发生器24'的除 以L 2电路，L2是A2的长度。第二辅时钟42由第一辅时钟40驱动。类似地，第M-1辅时钟 44是用于操作序列发生器26'的除以k电路，k是A M_i的长度。乘法器46将Αρ A2…，Am 用作输入信号并且生成多层序列4?為。因此，包括主时钟38在内的每个时钟 输出被并行发送给序列发生器和与下一序列发生器关联连线的下一辅时钟。如果忽略时钟 与序列发生器之间的连接，也可以说主时钟38和众辅时钟40,42,44是串联连接的，第Μ辅 时钟由第Μ-1辅时钟驱动（并且第一辅时钟由主时钟驱动）。
[0023] 在电信领域，信号设计也被称作序列设计。在通信系统中，用于检测和估值的信号 是通过对序列用脉冲成形函数进行滤波来生成的。信号可以被写成序列与脉冲成形函数的 卷积。信号的相关函数是由序列的相关函数和脉冲成形函数确定的。因为脉冲成形函数是 确定性的，所以设计信号等同于设计序列。
[0024] Μ > 2层的多层序列可以通过对Μ个分量序列应用克罗内克乘积来构造。使用克 罗内克乘积来定义多层序列。多层序列的构造是本发明人以前工作的广义化。检测多层序 列的方法在以下给出。
[0025] 让A = (aij)为mXk的矩阵，B = (bu)为ηΧ 1的矩阵。Α和Β的克罗内克乘积 用表示，其定义如下：
[0026]

【权利要求】
1. 一种用于接收接收的信号（r(t))的接收机（18)，所述接收机（18)包括： 输入端口（51)，用于接收所接收的信号（r(t))，所述输入端口（51)定义从其延伸出的 第一分支（53)和第二分支（55)，所述第一分支（53)和所述第二分支（55)允许所接收的信 号（r(t))沿着所述第一分支（53)和所述第二分支（55)两者而被发送； 同相混频器（54)，电连接到所述第一分支（53); 正交混频器（60)，电连接到所述第二分支（55); 本地振荡器（52)，电连接到所述同相混频器（54)和所述正交混频器（60)，所述振荡器 (52)产生同相波信号和正交波信号，所述同相混频器（54)对所接收的信号（r(t))与所述 同相波信号进行混频以产生同相接收的信号，所述正交混频器￠0)对所述通信信号与所 述正交波信号进行混频以产生正交接收的信号； 信号检测器（66)，与所述同相混频器（54)和所述正交混频器（60)操作连接以接收所 述同相接收的信号和所述正交接收的信号并且对其做相关，所述信号检测器产生参数估值 输出和指示检测到所接收的信号（r(t))的信号输出； 参数估值器（67)，电连接到所述信号检测器（66)并且操作连接到所述同相混频器 (54)和所述正交混频器（60)以用于对所接收的信号（r(t))的参数进行估值；以及 解调器（74)，操作连接到所述同相混频器（54)、所述正交混频器（60)、所述信号检测 器（66)和所述参数估值器￠7)，以对所接收的信号（r(t))进行解调以用于其指定用途。
2. 根据权利要求1所述的接收机（18)，其中所述参数估值器￠7)包括与所述信号检 测器（66)进行电通信的相位估值器（68)。
3. 根据权利要求2所述的接收机（18)，其中所述参数估值器￠7)包括与所述信号检 测器（66)进行电通信的定时估值器（70)。
4. 根据权利要求3所述的接收机（18)，其中所述参数估值器￠7)包括与所述信号检 测器（66)进行电通信并且操作连接到所述同相混频器（54)和所述正交混频器（60)的频 率估值器（72)。
5. -种用于检测接收的信号的信号检测器，所述信号检测器包括： 同相输入端口，用于接收同相接收的信号； 正交输入端口，用于接收正交接收的信号； 同相相关设备（178)，电连接到所述同相输入端口； 正交相关设备（182)，电连接到所述正交输入端口； 存储器设备，电连接到所述同相相关设备和所述正交相关设备，所述存储器设备存储 将被提供给所述同相相关设备和所述正交相关设备两者的密钥作为针对所述同相接收的 信号和所述正交接收的信号的操作数以分别产生同相相关信号和正交相关信号； 同相平方设备，用于对所述同相相关信号求平方以生成同相平方信号； 正交平方设备，用于对所述正交相关信号求平方以生成正交平方信号； 加法器，用于将所述同相平方信号和所述正交平方信号相加以产生相加信号；以及 比较器，用于将所述相加信号与阈值进行比较以确定所接收的信号是否为通信信号。
6. 根据权利要求5所述的信号检测器，其中所述存储器设备存储所述通信信号的离散 时域信号作为所述密钥。
7. 根据权利要求5所述的信号检测器，其中所述存储器设备存储序列（g )作为所述 密钥。
8. 根据权利要求7所述的信号检测器，其中所述信号检测器包括同相匹配滤波器，所 述同相匹配滤波器被电连接在所述同相输入端口与所述同相相关设备之间。
9. 根据权利要求7所述的信号检测器，其中所述信号检测器包括正交匹配滤波器，所 述正交匹配滤波器被连接在所述正交输入端口与所述正交相关设备之间。
10. 根据权利要求5所述的信号检测器，其中所述同相相关设备和所述正交相关设备 是相关器。
11. 根据权利要求5所述的信号检测器，其中所述同相相关设备和所述正交相关设备 是匹配滤波器。
12. -种用于检测接收的信号的信号检测器，所述信号检测器包括： 同相输入端口，用于接收同相接收的信号； 正交输入端口，用于接收正交接收的信号； 一系列同相相关设备（378^378^378^,操作连接到所述同相输入端口； 一系列正交相关设备（382^382^382^,操作连接到所述正交输入端口； 一系列存储器设备，每个存储器设备电连接到所述一系列同相相关设备和所述一系列 正交相关设备中的每个同相相关设备和正交相关设备，所述存储器设备中的每个存储器设 备存储将被提供给所述一系列同相相关设备和所述一系列正交相关设备中的每个同相相 关设备和正交相关设备的单层密钥（ApAyAM)作为针对所述同相接收的信号和所述正交接 收的信号的操作数以分别产生同相相关信号和正交相关信号； 同相平方设备，用于对所述同相相关信号求平方以生成同相平方信号； 正交平方设备，用于对所述正交相关信号求平方以生成正交平方信号； 加法器，用于将所述同相平方信号和所述正交平方信号相加以产生相加信号；以及 比较器，用于将所述相加信号与阈值进行比较以确定所接收的信号是否为通信信号。
13. 根据权利要求12所述的信号检测器，其中所述一系列同相相关设备中的所有同相 相关设备与彼此串联。
14. 根据权利要求13所述的信号检测器，其中所述一系列正交相关设备中的所有正交 相关设备与彼此串联。
15. 根据权利要求14所述的信号检测器，其中所述信号检测器包括同相匹配滤波器， 所述同相匹配滤波器被电连接在所述同相输入端口与所述同相相关设备之间。
16. 根据权利要求15所述的信号检测器，其中所述信号检测器包括正交匹配滤波器， 所述正交匹配滤波器被电连接在所述正交输入端口与所述正交相关设备之间。
17. 根据权利要求16所述的信号检测器，其中所述一系列同相相关设备和所述一系列 正交相关设备中的每个同相相关设备和正交相关设备是相关器。
18. 根据权利要求16所述的信号检测器，其中所述一系列同相相关设备和所述一系列 正交相关设备中的每个同相相关设备和正交相关设备是匹配滤波器。
19. 一种多层序列发生器（12)，包括： 一系列序列发生器（20,22,24,26)，用于生成序列（4,4，^，4");以及 多层序列乘法器（28)，用于接收所述序列（Ap A2, A3, AM)中的每个序列并且将所述序 列（Αρ A2, A3, AM)相乘在一起以形成将在通信信号的传输之前被插入到所述通信信号中的 多层序列（4?為?…殄為,）^
20. -种多层序列发生器（12'），包括： 主时钟（38)，所述主时钟（38)生成主时钟信号； 多个辅时钟（40,42,44)，串联连接到所述主时钟（38)，所述多个辅时钟（40,42,44)中 的每个辅时钟由所述主时钟（38)通过与所述多个辅时钟（40,42,44)中的每个辅时钟的串 联连接操作地驱动， 一系列序列发生器（20'，22'，24'，26'），用于生成具有定义的长度的序 列（"'Am)作为来自所述一系列序列发生器（20'，22'，24'，26'）中的每个序列发生 器的输出；以及 多层序列乘法器（46)，用于接收所述序列（Αρ A2, A3, AM)中的每个序列作为去往所述 多层序列乘法器的输入，并且将所述序列（ApAyAyAM)相乘在一起以形成将在通信信号的 传输之前被插入到所述通信信号中的多层序列?···Θ/Ιν )， 其中所述主时钟（38)和所述多个辅时钟（40,42,44)中的每个辅时钟生成特定于所述 一系列序列发生器（20'，22'，24'，26'）中的每个序列发生器的时钟信号。
21. 根据权利要求20所述的多层序列发生器（12'），其中所述主时钟（38)和所述多个 辅时钟（40,42,44)中的每个辅时钟是除以长度时钟，使得所述主时钟（38)和所述多个辅 时钟（40,42,44)中的每个辅时钟产生特定于由与所述主时钟（38)和所述多个辅时钟（40， 42,44)中的每个辅时钟相关联的所述序列发生器（20'，22'，24'，26'）中的每个序列发生 器产生的所述序列（ApAyAyAM)中的每个序列的所述长度（Ι^Ι^Ι^，。的时钟信号。
【文档编号】H04L25/06GK104094570SQ201280065664
【公开日】2014年10月8日 申请日期:2012年12月27日 优先权日:2011年12月30日
【发明者】刘青崇 申请人:刘青崇