转换电路、图像处理装置和转换方法
【专利摘要】本发明公开了转换电路、图像处理装置和转换方法。所述转换电路包括：被设置用来将每个模拟像素信号转换成数字像素数据的转换部；被设置用来获取规定时序的时序获取部，其中，所述规定时序限定了在同步信号的周期内对每个所述模拟像素信号进行显示的显示期间；时序设定部，其被设置用来设定用于限定扩展期间的时序，所述扩展期间比所述显示期间长，且该时序是所述指定时序以外的时序；被设置用来生成使能信号的使能信号生成部，其中所述使能信号将所述扩展期间表示为所述数字像素数据有效时的期间；和被设置用来根据所述使能信号输出有效的所述数字像素数据的输出部。本发明能够防止在一部分图像中没有进行图像处理。
【专利说明】转换电路、图像处理装置和转换方法
【技术领域】
[0001]本技术涉及转换电路、图像处理装置和转换方法。更具体地，本技术涉及对图像信号进行A/D转换的转换电路、图像处理装置和转换方法。
【背景技术】
[0002]典型地，当将模拟图像信号转换成数字像素数据来处理图像时，图像处理装置根据同步信号采用(即，捕获)有效像素数据来处理图像。具体地，图像处理装置一起接收图像信号和同步信号，并且根据诸如CEA (消费者电子协会)-861-E等标准在同步信号周期中获取视频数据期间。图像处理装置捕获视频数据期间内的像素信号作为有效像素信号。此外，图像处理装置对含有捕获的像素信号的图像进行诸如对比度校正或减少噪声等图像处理，且将处理过的图像输出至显示装置等(例如，参见日本待审查专利申请公开第2009-3240号公报)。
【发明内容】
[0003]然而，存在着这种可能:在上述现有技术中，在一部分图像中没有进行图像处理。例如，当模拟像素信号或模拟同步信号的信号质量低的时候，要从同步信号中获得的视频数据期间可能无法与有效像素信号被输入至图像处理装置的时段相匹配。在这样的情况下，存在着这种可能:视频数据期间外部的消隐期间内的有效像素信号被输入至图像处理装置。当有效图像信号被输入至消隐期间时，图像处理装置在不捕获有效像素信号的情况下进行图像处理。因此，存在着这样的问题:在一部分有效像素信号中没有进行图像处理，并且图像处理之后的图像的一部分被遗漏。
[0004]因此，期望防止在一部分图像中没有进行图像处理。
[0005]本技术的实施例提出了一种转换电路，其包括:转换部，所述转换部被设置用来将每个模拟像素信号转换成数字像素数据；时序获取部，所述时序获取部被设置用来获取规定时序，所述规定时序限定了在同步信号的周期内对每个所述模拟像素信号进行显示的显示期间；时序设定部，所述时序设定部被设置用来设定用于限定扩展期间的时序，所述扩展期间比所述显示期间长，且所述时序设定部设定的所述时序是所述规定时序以外的时序；使能信号生成部，所述使能信号生成部被设置用来生成使能信号，所述使能信号将所述扩展期间表示为所述数字像素数据有效时的期间；和输出部，所述输出部被设置用来根据所述使能信号输出有效的所述数字像素数据。从而，带来了这样的功能:根据将扩展期间表示为数字像素数据有效的期间的使能信号，输出有效的数字像素数据。
[0006]本技术的实施例提出了一种控制转换电路的方法，所述方法包括:通过转换部将每个模拟像素信号转换成数字像素数据；通过时序获取部获取规定时序，所述规定时序限定了在同步信号的周期内对每个所述模拟像素信号进行显示的显示期间；通过时序设定部设定用于限定扩展期间的时序，所述扩展期间比所述显示期间长，且所述时序是所述规定时序以外的时序；通过使能信号生成部生成使能信号，所述使能信号将所述扩展期间表示为所述数字像素数据有效时的期间；并且通过输出部根据所述使能信号将有效的所述数字像素数据输出。因此，带来了这样的功能:根据将扩展期间表示为数字像素数据有效的期间的使能信号，输出有效的数字像素数据。
[0007]本技术的实施例提出了一种图像处理装置，其包括:转换部，所述转换部被设置用来将每个模拟像素信号转换成数字像素数据；时序获取部，所述时序获取部被设置用来获取规定时序，所述规定时序限定了在同步信号的周期内对每个所述模拟像素信号进行显示的显示期间；时序设定部，所述时序设定部被设置用来设定用于限定扩展期间的时序，所述扩展期间比所述显示期间长，且所述时序设定部设定的所述时序是所述规定时序以外的时序；使能信号生成部，所述使能信号生成部被设置用来生成使能信号，所述使能信号将所述扩展期间表示为所述数字像素数据有效时的期间；输出部，所述输出部被设置用来根据所述使能信号输出有效的所述数字像素数据；和图像处理部，所述图像处理部被设置用来对输出的所述数字像素数据进行预定图像处理的图像处理部。因此，带来了这样的功能:根据将扩展期间表示为数字像素数据有效的期间的使能信号，输出有效的数字像素数据，并且对所述数字像素数据进行所述图像处理。
[0008]有利地，还可以包括被设置用来测量所述同步信号的信号质量的信号质量测量部，且随着所述信号质量变低，所述时序设定部设定的所述时序限定更长的所述扩展期间。因此，带来了这样的功能:随着所述信号质量变低，所述显示期间变长。
[0009]有利地，还可以包括被设置用来生成再生停止信号的再生停止信号生成部。当所述信号质量低于预定值时，所述再生停止信号可以命令停止重新生成所述数字像素数据，且所述输出部还可以输出所述再生停止信号。因此，带来了这样的功能:当所述信号质量低于预定值时，生成并输出表示停止重新生成所述数字像素数据的所述再生停止信号。
[0010]有利地，所述时序设定部可以获取由所述模拟像素信号构成的图像的分辨率，且随着所述分辨率变低，所述时序设定部设定的所述时序限定更长的所述扩展期间。因此，带来了这样的功能:随着所述分辨率变低，所述显示期间变长。
[0011]有利地，所述时序获取部可以基于被规定为所述同步信号的脉冲宽度的规定脉冲宽度获取所述规定时序，且所述时序设定部可以基于与所述规定脉冲宽度不同的脉冲宽度设定用于限定所述扩展期间的所述时序。因此，带来了这样的功能:基于与所述规定脉冲宽度不同的所述脉冲宽度，设定限定所述扩展期间的所述时序。
[0012]有利地，所述时序获取部可以基于规定后沿获取所述规定时序，所述规定后沿被规定为从所述同步信号变化的时间点一直到所述显示期间开始时的时刻的期间，且所述时序设定部可以基于与所述规定后沿不同的期间来设定用于限定所述扩展期间的所述时序。因此，带来了这样的功能:基于与所述规定后沿不同的所述时段来设定限定所述扩展期间的所述时序。
[0013]有利地，所述时序获取部可以基于规定前沿获取所述规定时序，所述规定前沿被规定为从所述显示期间结束时的时刻一直到所述同步信号变化的时间点的期间，并且所述时序设定部可以基于与所述规定前沿不同的期间来设定用于限定所述扩展期间的所述时序。因此，带来了这样的功能:基于与所述规定前沿不同的所述期间来设定限定所述扩展期间的所述时序。
[0014]根据本技术的上述实施例，产生了如下意想不到的结果:防止了在一部分图像中没有进行图像处理。
[0015]应理解，前面的一般性说明和下面的详细说明都是示例性的，且都旨在对如权利要求所述的技术提供进一步的说明。
【专利附图】
【附图说明】
[0016]这里所包括的附图提供了对本发明的进一步理解，这些附图被并入本说明书中且构成本说明书的一部分。附图图示了实施例，并且与本说明书一起用来解释本发明的原理。
[0017]图1是图示了根据第一实施例的图像处理系统的一个构造示例的整体视图。
[0018]图2图示了根据第一实施例的A/D转换电路的一个构造示例。
[0019]图3是图示了根据第一实施例的格式检测部的一个构造示例的框图。
[0020]图4图不了根据第一实施例的格式判定表的一个不例。
[0021]图5是图示了根据第一实施例的时序设定部的一个构造示例的框图。
[0022]图6图示了根据第一实施例的信号质量基准校正量表的一个示例。
[0023]图7图示了根据第一实施例的格式基准校正量表的一个示例。
[0024]图8图不了根据第一实施例的时序参数表的一个不例。
[0025]图9是图示了根据第一实施例的时序信号生成部的一个构造示例的框图。
[0026]图10图示了根据第一实施例的在校正之前和校正之后的垂直消隐期间和垂直视频数据期间的一个示例。
[0027]图11图示了根据第一实施例的在校正之前和校正之后的水平消隐期间和水平视频数据期间的一个示例。
[0028]图12是图示了根据第一实施例的图像处理电路的一个构造示例的框图。
[0029]图13图示了根据第一实施例的同步信号和图像信号的一个示例。
[0030]图14图示了根据第一实施例的在校正之前的图像信号和同步信号的一个示例。
[0031]图15图示了根据第一实施例的在校正之后的图像信号和同步信号的一个示例。
[0032]图16是图示了根据第一实施例的A/D转换处理的一个示例的流程图。
[0033]图17是图示了根据第一实施例的图像处理的一个示例的流程图。
[0034]图18是图示了根据第二实施例的A/D转换电路的一个构造示例的框图。
[0035]图19图示了根据第二实施例的数据岛包(data island packet)的数据配置的一个示例。
【具体实施方式】
[0036]下文将说明用于执行本技术的一些实施例(下文中称为实施例)。将以下面的顺序进行说明。
[0037]1.第一实施例(扩展视频数据期间以输出像素信号的示例)
[0038]2.第二实施例(扩展视频数据期间以输出像素信号和再生停止信号的示例)
[0039]〈1.第一实施例>
[0040][图像处理系统的构造示例]
[0041]图1是图示了根据实施例的图像处理系统的一个构造示例的整体视图。图像处理系统包括图像供给装置100、图像处理装置150和显示装置400。[0042]图像供给装置100经由信号线109将含有图像信号和同步信号的模拟信号提供给图像处理装置150。图像供给装置100可以提供例如分量图像信号(component picturesignal)作为模拟信号。图像供给装置100可以提供分量图像信号之外的信号，只要该信号是含有图像信号和同步信号的模拟信号即可。例如，图像供给装置100可以提供合成图像信号来代替分量图像信号，或可以提供添加有广播数据的RF (射率)信号。此外，图像供给装置100可以提供除了含有模拟图像信号和模拟同步信号以外还含有模拟音频信号的模拟信号。
[0043]图像处理装置150将图像信号转换成数字数据(在下文中被称作“图像数据”)，并进行预定的图像处理。图像处理装置150包括A/D (模拟到数字)转换电路200和图像处理电路300。此外，图像数据包括多个像素数据，像素数据的数量与分辨率相对应。
[0044]A/D转换电路200将模拟图像信号和模拟同步信号转换成数字数据。在同步信号的周期内，A/D转换电路200获取显示图像期间的开始时序和结束时序。此外，A/D转换电路200经由HDMI电缆209将显示图像期间内的像素数据提供给图像处理电路300作为有效像素数据。A/D转换电路200是根据本技术的一个实施例的转换电路的一个示例。
[0045]图像处理电路300对包含有效像素数据的图像数据进行预定的图像处理。要被进行的图像处理可以是例如减少噪声处理、压缩格式的变化处理、伽马校正处理、对比度调整处理和广播数据的解码处理等处理中的至少一种处理。图像处理电路300经由信号线309将添加了处理后的图像数据的数字信号输出至显示装置400。在这里，图像处理电路300是根据本技术的一个实施例的图像处理部的一个示例。
[0046]显示装置400显示图像处理之后的图像数据。
[0047][A/D转换电路的构造示例]
[0048]图2是图示了根据第一实施例的A/D转换电路200的一个构造示例的框图。A/D转换电路200包括A/D转换部210、信号质量测量部220、格式检测部230、时序设定部240、时序信号生成部250和HDMI传输部260。
[0049]A/D转换部210将模拟图像信号和模拟同步信号转换成数字数据。同步信号包括垂直同步信号Vsync和水平同步信号Hsync，垂直同步信号Vsync表明在垂直方向上的扫描时序，水平同步信号Hsync表明在水平方向上的扫描时序。A/D转换部210将A/D转换过的水平同步信号Hsync提供给信号质量测量部220、格式检测部230和时序信号生成部250。此外，A/D转换部210将A/D转换过的垂直同步信号Vsync提供给格式检测部230和时序信号生成部250。此外，A/D转换部210将图像数据提供给HDMI传输部260。在这里，A/D转换部210是根据本技术的一个实施例的转换部的一个示例。
[0050]信号质量测量部220测量同步信号的信号质量。例如，信号质量测量部220可以接收水平同步信号Hsync，且检测水平同步信号Hsyn的每个扫描时序。此外,每次检测到扫描时序时，信号质量测量部220就测量从之前的扫描时序一直到当前的扫描时序的时间作为水平同步信号Hsync的周期。信号质量测量部220每次测得这样的时段时就获得之前的周期和当前的周期之间的差，并且判定:所述差越大，信号质量就越低。此外，信号质量测量部220将表明信号质量水平的测量结果提供给时序设定部240。
[0051]此外，信号质量测量部220测量同步信号的信号质量，且也可以测量模拟信号的信号质量。在这样的情况下，例如，信号质量测量部220可以测量模拟信号的信号电平，并且判定:信号电平越高，信号质量就越高。
[0052]格式检测部230检测图像数据的分辨率的格式。在包括CEA-861-E的标准中，对于分辨率的每种格式，限定诸如开始时序和结束时序等特定时刻的时序是关于消隐期间和视频数据期间中的各者而规定的。于是，通过检测分辨率的格式，获取限定视频数据期间的特定时刻的时序。
[0053]这里，消隐期间是从形成显示装置的屏幕上扫描线的时间点一直到向下一扫描线转移的时间点的期间，或从形成栅格(raster )的时间点一直到向下一栅格转移的时间点的期间。前者被称作“水平消隐期间”，后者被称作“垂直消隐期间”。消隐期间也是在显示装置上不显示图像的期间。另一方面，视频数据期间是同步信号的周期中除了消隐期间之外的期间，并且也是在显示装置上显示图像的期间。在下文中，垂直同步信号Vsync的周期内的视频数据期间被称作“垂直视频数据期间”，水平同步信号Hsync的周期内的视频数据期间被称作“水平视频数据期间”。
[0054]在CEA-861-E的标准中，消隐期间被规定为包括前沿、同步信号的脉冲宽度和后沿的期间。前沿、同步信号的脉冲宽度和后沿中的各者被称作“时序参数”。前沿表示从前一视频数据期间结束时的时刻到同步信号改变时的时刻的期间。后沿表示从已经经过了前沿期间和脉冲宽度期间的时刻一直到视频数据期间开始时的时刻的期间。
[0055]水平消隐期间内的前沿、水平同步信号的脉冲宽度和后沿在下文中分别被称作“水平前沿”、“水平脉冲宽度”和“水平后沿”。另一方面，垂直消隐期间内的前沿、垂直同步信号的脉冲宽度和后沿在下文中分别被称作“垂直前沿”、“垂直脉冲宽度”和“垂直后沿”。
[0056]作为每个水平前沿、水平脉冲宽度和水平后沿的长度单位，例如，可以使用用于传输每个像素数据的像素时钟信号的时钟数，或者像素数。此外，作为每个垂直前沿、垂直脉冲宽度和垂直后沿的长度单位，例如，可以使用垂直同步信号Vsync的时钟数或线数。
[0057]格式检测部230测量水平同步信号Hsync的频率作为水平同步频率Hsf，并且测量垂直同步信号Vsync的频率作为垂直同步频率Vsf。例如，可以通过测量同步信号(Hsync和Vsync)的周期并且计算测量值的倒数来获得这些频率。对于水平同步信号Hsync和垂直同步信号Vsync的各自频率的每个组合，格式检测部230预先存储有与分辨率的格式相关联的表格。参照上述表格，格式检测部230检测出与测得的频率的组合相对应的格式。格式检测部230将水平同步频率Hsf、垂直同步频率Vsf和作为用于规定检测出的格式的信息的格式代码提供给时序设定部240。
[0058]在这里，格式检测部230是根据本技术的一个实施例的时序获取部的一个示例。
[0059]时序设定部240设定除了规定的时序以外的时序以扩展视频数据期间。基于信号质量和格式，时序设定部240将视频数据期间的开始和结束中的一者的时序或两者的时序改变为这样的时序:该时序不同于由格式代码所表示的规定的时序。具体地,随着信号质量变低或格式的分辨率变低，时序设定部240改变时序以将视频数据期间扩展得更长。时序设定部240将表示变化后的时序的控制信号提供给时序信号生成部250。
[0060]时序信号生成部250根据控制信号生成时序信号。时序信号包括同步信号和数据使能信号(data enable signal)。数据使能信号表明了作为这样的期间的视频数据期间:在该期间内像素数据是有效的。在视频数据期间内，例如，可以将数据使能信号设定为高电平。根据控制信号，时序信号生成部250再生成同步信号(Hsync’和Vsync’)，并且生成数据使能信号。时序信号生成部250将时序信号(即，同步信号和数据使能信号)提供给HDMI传输部260。在这里，时序信号生成部250是根据本技术的一个实施例的使能信号生成部的一个示例。
[0061]HDMI传输部260根据HDMI的标准生成并传输视频流。所述视频流是含有图像数据和时序信号的数据。HDMI传输部260从由时序信号生成部250生成的数据使能信号中获取视频数据期间和消隐期间。此外，HDMI传输部260在消隐期间内将时序信号的同步信号传输至图像处理电路300，并且在视频数据期间内将图像数据传输至图像处理电路300。此夕卜，根据需要，HDMI传输部260在消隐期间内生成并传输数据岛包。
[0062]HDMI传输部260经由HDMI线通过使用TMDS (最小化差分信号传输)系统来传输数据。TMDS系统是这样的系统，其通过使用用于传输像素数据的三对信号线和用于传输像素时钟信号的一对信号线，根据一对信号线之间的电位差来确定信号的值。这里，HDMI传输部260是根据本技术的一个实施例的输出部的一个示例。
[0063]注意，A/D转换电路200根据HDMI的标准来传输图像信号和时序信号。然而，A/D转换电路200可以根据HDMI标准以外的通信标准传输图像信号和时序信号，只要该标准能够传输图像信号和时序信号。
[0064][格式检测部的构造示例]
[0065]图3是图示了根据第一实施例的格式检测部230的一个构造示例的框图。格式检测部230包括水平同步频率测量部231、垂直同步频率测量部232、格式获取部233和格式判定表234。
[0066]水平同步频率测量部231测量水平同步频率Hsf。例如,水平同步频率测量部231可以多次检测水平同步信号Hsync的上升或下降的时序。此外，水平同步频率测量部231测量从之前的时序一直到当前的时序的时间作为周期，并且求出该周期的倒数作为水平同步频率Hsf。当多次测量周期时，水平同步频率测量部231计算测量值的平均值等作为周期。水平同步频率测量部231将水平同步频率Hsf提供给格式获取部233和时序设定部240。
[0067]垂直同步频率测量部232测量垂直同步频率Vsf。例如，垂直同步频率测量部232可以通过使用类似于水平同步频率测量部231的方法测量垂直同步频率Vsf。垂直同步频率测量部232将垂直同步频率Vsf提供给格式获取部233和时序设定部240。
[0068]格式获取部233根据水平同步频率Hsf和垂直同步频率Vsf确定分辨率的格式。格式获取部233从格式判定表234中获取与测得的水平同步频率Hsf和垂直同步频率Vsf的组合相对应的格式代码。格式获取部233将读出的格式代码提供给时序设定部240。
[0069]格式判定表234是存储与水平同步频率Hsf和垂直同步频率Vsf的每个组合相关联的格式代码的表格。
[0070][格式判定表的构造示例]
[0071]图4图不了根据第一实施例的格式判定表234的一个不例。在格式判定表234中，根据诸如CEA-861-E等标准，与水平同步频率Hsf和垂直同步频率Vsf的每个组合相关联地记载了格式代码。凭借格式代码，可以规定例如图像数据的水平分辨率、垂直分辨率和扫描系统。这里，扫描系统是隔行系统或逐行系统。应注意的是，在图4中，为了便于说明，在格式判定表234中记载了水平分辨率、垂直分辨率和扫描系统。然而，上述数据可以不记载在格式判定表234中。[0072]例如，可以将格式代码“I”可以被记载为与水平同步频率Hsf “31.469"Hz和垂直同步频率Vsf “59.940”Hz的组合相关联。格式代码“ I”是被指定为如下格式的代码:在该格式中，水平分辨率是“640”像素、垂直分辨率是“480”线且扫描系统是逐行系统的格式的代码。
[0073][时序设定部的构造示例]
[0074]图5是图示了根据第一实施例的时序设定部240的一个构造示例的框图。时序设定部240包括信号质量基准校正量表241、校正量获取部242和243、格式基准校正量表244和校正量运算部245。此外，时序设定部240包括时序控制部246和时序参数表247。
[0075]信号质量基准校正量表241是这样的表格:在该表格中，时序参数的校正量Cl与和信号质量有关的多个测量值中的每一个值相关联。例如，随着信号质量变低，可以将更大的值设定为校正量Cl。此外，随着校正量Cl变大，时序参数就被校正为使得视频数据期间被扩展得更长。因此，随着信号质量变低，视频数据期间变长。
[0076]基于信号质量的测量值，校正量获取部242获取时序参数的校正量。校正量获取部242从信号质量测量部220中接收信号质量的测量值，且从信号质量基准校正量表241中读出与该测量值相对应的校正量Cl。此外，校正量获取部242将读出的校正量Cl提供给校正量运算部245。
[0077]格式基准校正量表244是这样的表格:在该表格中，时序参数的校正量C2与每个格式代码相关联。例如，随着由格式表明的分辨率变低，可以将更大的值设定为校正量C2。此外，随着校正量C2变大，时序参数被校正为使得视频数据期间被扩展得更长。因此，随着分辨率变低，视频数据期间变长。
[0078]基于分辨率的格式，校正量获取部243获取时序参数的校正量C2。校正量获取部243从格式检测部230中接收格式代码，且从格式基准校正量表244中读出与格式代码相对应的校正量C2。此外，校正量获取部243将读出的校正量C2提供给校正量运算部245。
[0079]基于校正量Cl和C2，校正量运算部245计算时序参数的最终校正量Ct。将大于或等于O的值设定为校正量Ct，且随着校正量Ct变大，时序参数被校正为使得视频数据期间被扩展得更长。例如，水平视频数据期间可以被扩展具有与校正量Ct相同数量的像素数。此外，垂直视频数据期间可以被扩展具有与校正量Ct相同数量的线数。
[0080]校正量运算部245例如可以借助于下面的表达式计算校正量Ct。校正量运算部245将计算出的校正量Ct提供给时序控制部246。
[0081]Ct=wlXCl+w2XC2 式 I
[0082]在式I中，wl和w2是校正量Cl和C2的加权系数，且被设定为预定实数。
[0083]时序参数表247是这样的表格:在该表格中，时序参数与格式代码、校正量Ct的每个组合相关联。时序参数包括水平前沿Hfront、水平脉冲宽度Hpw、水平后沿Hback、垂直前沿Vfront、垂直脉冲宽度Vpw和垂直后沿Vback。这里，与“O”校正量Ct相对应的时序参数是由诸如CEA-861-E等标准规定的规定值的参数。另一方面，与“O”以外的校正量Ct相对应的时序参数是在校正量Ct的基础上对由诸如CEA-861-E等标准规定的规定值进行校正而得到的参数。随着校正量变大，将脉冲宽度和后沿中的一者或两者校正为更小的值。另一方面，如果前沿的期间太短，那么水平同步信号Hsync可能在数据使能信号有效的期间内上升。在这样的情况下，存在图像不能正常传输的可能性。因此，期望的是，可以使前沿的期间的校正量小于后沿的期间和脉冲宽度的期间的校正量。此外，前沿的期间可以在视频数据期间不长于校正之前的视频数据期间的范围之内扩展。
[0084]基于格式代码和校正量Ct，时序控制部246生成用于控制视频数据期间的开始和结束中的一者或两者的时序的控制信号。时序控制部246从校正量运算部245和格式检测部230中接收格式代码和校正量Ct。此外，时序控制部246从时序参数表247中读出与接收到的格式代码和校正量Ct的组合相对应的时序参数。基于读出的时序参数,时序控制部246生成控制信号。具体地，控制信号包括用于控制脉冲宽度的脉冲宽度控制信号和用于控制数据使能信号的数据使能控制信号。脉冲宽度控制信号表明变化之后的脉冲宽度或脉冲宽度的变化量。此外，脉冲宽度控制信号包括控制水平脉冲宽度Hpw和垂直脉冲宽度Vpw中的一者或两者的信号。
[0085]数据使能控制信号控制数据使能信号DE有效期间内的开始时序和结束时序。例如，数据使能控制信号可以指示这样的时序作为开始的时序:在该时序，在同步信号(Hsync或Vsync)已经变化的时间点之后已经经过了后沿。此外，数据使能控制信号指示这样的时序作为数据使能信号DE无效的时序:在该时序，在数据使能信号DE已经变为有效的时间点之后已经经过了视频数据期间。数据使能信号DE在高电平时是有效的，在低电平时是无效的。此外，时序控制部246通过计算从同步信号的周期的长度减去前沿、脉冲宽度和后沿的长度而得到的值，获得视频数据期间的长度。数据使能控制信号将生成的控制信号提供给时序信号生成部250。
[0086]时序设定部240可以直接使用校正量Cl和C2中的任何一个作为校正量Ct。在这样的情况下，信号质量基准校正量表241和校正量获取部242的组合或校正量获取部243和格式基准校正量表244的组合不是必需的，且校正量运算部245也不是必需的。校正量运算部245可以分别求得垂直视频数据期间的校正量和水平视频数据期间的校正量。此夕卜，校正量运算部245可以仅求得垂直视频数据期间的校正量和水平视频数据期间的校正量中的任一者。此外，数据使能信号DE可以在低电平时是有效的，而在高电平时是无效的。
[0087][信号质量基准校正量表的构造示例]
[0088]图6图不了根据第一实施例的信号质量基准校正量表241的一个不例。信号质量的水平例如可以分成“高”、“中”和“低”三个阶段，且校正量Cl被存储为与每个信号质量水平相关联。例如，随着信号质量变低，可以将更大的值设定为校正量Cl且可以使视频数据期间更长。具体地，当信号质量的水平是“高”时，校正量Cl被设定为“O”。当信号质量的水平是“中”时，校正量Cl被设定为“+2”。此外，当信号质量的水平是“低”时，校正量Cl被设定为“+4”。
[0089][格式基准校正量表的构造示例]
[0090]图7图示了根据第一实施例的格式基准校正量表244的一个示例。在格式基准校正量表244中，校正量C2是为分辨率的每个格式代码而记载的。例如，随着分辨率变低，可以将更大的值设定为校正量C2且可以使视频数据期间更长。具体地，当格式代码是表示相对低分辨率的格式的“I”时，校正量C2被设定为“+4”。另一方面，当格式代码是表示相对高分辨率的格式的“20”时，校正量C2被设定为“O”。
[0091][时序参数表的构造示例]
[0092]图8图不了根据第一实施例的时序参数表247的一个不例。在时序参数表247中，时序参数被存储为与格式代码和校正量Ct的每个组合相关联。时序参数的示例可以包括水平前沿、水平脉冲宽度、水平后沿、垂直前沿、垂直脉冲宽度和垂直后沿。
[0093]将大于或等于O的值设定为校正量Ct。当校正量Ct是“O”时的时序参数是由格式代码规定的规定值。此外，当校正量Ct大于“O”时的时序参数是从规定值变为使得视频数据期间得以扩展的值的参数。具体地，随着校正量Ct变大，设定更小值的时序参数。优选地，前沿可以不短于指定值。一个原因在于:当前沿过短时，水平同步信号Hsync可能在数据使能信号有效的期间内上升。因此，图像可能无法被正常传输。
[0094]特别地，当A/D转换电路200中节宽变宽的时候，前沿可能变得比由格式代码规定的规定值小。因此，通过将前沿校正为大于规定值的值，改善了对节宽调整的耐受性。然而，即使当前沿变长时，也可以相应地缩短脉冲宽度和后沿中的一者或两者以确保长于规定值的视频数据期间。
[0095]这里，给出了格式代码是“ I ”且校正量Ct是“O”的示例。在此情况下，将由该格式代码指示的格式所规定的规定值设定为时序参数。具体地，设定“16”像素的水平前沿Hfront、“96”像素的水平脉冲宽度Hpw和“48”像素的水平后沿Hback。此外，设定“10”线的垂直前沿Vfront、“2”线的垂直脉冲宽度Vpw和“33”线的垂直后沿Vback。
[0096]接着，还给出了格式代码是“ I ”且校正量Ct是“ I ”的示例。在此情况下，时序参数被设定为用于将视频数据期间扩展得比规定值多一个像素和一条线的值。具体地，设定“18”像素的水平前沿Hfront、“94”像素的水平脉冲宽度Hpw和“47”像素的水平后沿Hback。此外，设定“10”线的垂直前沿Vfront、“2”线的垂直脉冲宽度Vpw和“32”线的垂直后沿Vback0
[0097]注意，在时序参数表247中，只有当校正量Ct是“O”时的时序参数可以为每个格式代码而记载。在此情况下，时序控制部246可以从时序参数表247中读出校正之前的时序参数，且将任何读出的参数缩短与校正量Ct相对应的量。
[0098][时序信号生成部的构造示例]
[0099]图9是图示了根据第一实施例的时序信号生成部250的一个构造示例的框图。时序信号生成部250包括垂直同步信号再生部251、水平同步信号再生部252和数据使能信号生成部253。
[0100]垂直同步信号再生部251重新生成垂直同步信号。垂直同步信号再生部251根据控制信号改变垂直同步信号Vsync的脉冲宽度以重新生成垂直同步信号。垂直同步信号再生部251将重新生成的信号作为垂直同步信号Vsync’提供给数据使能信号生成部253和HDMI传输部260。
[0101]水平同步信号再生部252重新生成水平同步信号。水平同步信号再生部252根据控制信号改变水平同步信号Hsync的脉冲宽度以重新生成水平同步信号。水平同步信号再生部252将重新生成的信号作为水平同步信号Hsync’提供给数据使能信号生成部253和HDMI传输部260。
[0102]数据使能信号生成部253生成数据使能信号DE。数据使能信号生成部253根据控制信号从同步信号中生成数据使能信号。
[0103]数据使能信号生成部253将生成的数据使能信号DE提供给HDMI传输部260。
[0104]图10图示了根据第一实施例的在校正之前和之后的垂直消隐期间和垂直视频数据期间的一个示例。图10的(A)部分图示了在当校正量Ct是“O”时的垂直消隐期间VblankJ)和垂直视频数据期间Vvdp_0的一个示例。垂直同步信号的周期(Ι/Vsf )中的时段被分为垂直消隐期间VblankJ)和垂直视频数据期间Vvdp_0。垂直消隐期间VblankJ)包括垂直前沿Vfront、垂直同步信号Vsync的脉冲宽度Vpw和垂直后沿Vback。此外，在垂直视频数据期间Vvdp_0内，与图像的线数相同次数地将数据使能信号设为有效。
[0105]图10的(B)部分图示了在当校正量Ct是“2”时的垂直消隐期间Vblank_2和垂直视频数据期间Vvdp_2的一个示例。通过时序参数的控制，垂直消隐期间Vblank_2比当校正量Ct是“O”时的垂直消隐期间VblankJ)短两条线。因此，垂直视频数据期间Vvdp_2比当校正量Ct是“O”时的垂直视频数据期间Vvdp_0长两条线。于是，即使模拟信号不稳定且由垂直同步信号Vsync表示的垂直视频数据期间在垂直方向上从有效像素数据的期间偏移，所有的像素数据也能够作为有效像素数据传输，只要偏移量小于或等于两条线。
[0106]图11图示了根据第一实施例的校正之前和之后的水平消隐期间和水平视频数据期间的一个示例。图11的(A)部分图示了当校正量Ct是“O”时的水平消隐期间HblankJ)和水平视频数据期间Hvdp_0的一个示例。水平同步信号的周期(Ι/Hsf)中的时段被分成水平消隐期间HblankJ)和水平视频数据期间Hvdp_0。水平消隐期间HblankJ)包括水平前沿Hfront、水平同步信号Hsync的脉冲宽度和水平后沿Hback。此外,在水平视频数据期间Hvdp_0内，数据使能信号被设定为有效。
[0107]图11的(B)部分图示了当校正量Ct是“2”时的水平消隐期间Hblank_2和水平视频数据期间Hvdp_2的一个示例。通过时序参数的控制，水平消隐期间Hblank_2比当校正量Ct是“O”时的水平消隐期间HblankJ)短两个像素。因此，水平视频数据期间Hvdp_2比当校正量Ct是“O”时的水平视频数据期间Hvdp_0长两个像素。于是，即使模拟信号不稳定且由水平同步信号Hsync表示的水平视频数据期间在水平方向上从有效像素数据的期间偏离，所有像素数据也能够作为有效像素数据传输，只要偏移量小于或等于两个像素。
[0108][图像处理电路的构造示例]
[0109]图12是图示了根据第一实施例的图像处理电路300的一个构造示例的框图。图像处理电路300包括HDMI接收部310、图像数据检测部320、图像数据处理部330和图像数据传输部340。
[0110]HDMI接收部310根据HDMI的标准接收图像数据和时序信号。HDMI接收部310将由时序信号中的数据使能信号DE表示的视频数据期间内的图像数据作为有效数据提供给图像数据检测部320和图像数据处理部330。此外，HDMI接收部310将在由数据使能信号DE表示的消隐期间内的固定值的数据作为无效数据提供给图像数据检测部320和图像数据处理部330。所述固定值是比有效像素数据的值低的值，且是黑电平的值。此外，HDMI接收部310将时序信号中的同步信号提供给图像数据检测部320和图像数据处理部330。
[0111]图像数据检测部320检测有效像素数据，并将检测结果提供至图像数据处理部330。由于扩展了视频数据期间，除了来自图像供给装置100的有效像素数据以外，黑电平的无效像素数据也被包括在视频数据期间内。因此，图像数据检测部320检测视频数据期间内的有效像素数据。
[0112]图像数据检测部320可以例如按照与像素数据的扫描相对应的顺序将像素数据的值与作为无效数据的值的固定值相比较。当像素数据的值大于固定值时，图像数据检测部320将该像素数据检测为有效像素数据。当在某条线中检测到有效像素数据时，图像数据检测部320将从检测时序一直到经过由格式规定的水平视频数据期间时的时刻的所有像素数据检测为有效像素数据。此外，图像数据检测部320将从经过水平视频数据期间后一直到在下一条线中检测到有效像素数据时的所有像素数据检测为无效像素数据。从首次检测到有效像素数据时的时刻一直到经过了由格式规定的垂直视频数据期间时的时刻，图像数据检测部320对每条线进行相同的检测处理。此外，图像数据检测部320将从经过垂直视频数据期间后一直到在下一幅图像中检测到有效像素数据时的所有像素数据检测为无效像素数据。图像数据检测部320将检测结果提供给图像数据处理部330。
[0113]图像数据处理部330对含有由图像数据检测部320检测出的有效像素数据的图像进行预定的图像处理。图像数据处理部330将同步信号和图像处理之后的图像数据提供给图像数据传输部340。
[0114]图像数据传输部340经由与显示装置400的外部接口将含有图像数据和同步信号的数字信号传输到显示装置400。例如，图像数据传输部340可以将数字信号转换成在诸如LVDS (低压差分信号)或V-by-One等外部接口中的信号，且将这样转换过的数字信号输出至显示装置400。
[0115]图13图示了根据第一实施例的图像信号的同步信号的一个示例。图13图示了在模拟信号的信号质量足够高的情况下同步信号和图像信号的一个示例。在图13中，因为模拟信号的信号质量高，所以从垂直同步信号Vsync’中获得的垂直视频数据期间Vvdp被假设为与输入有效像素数据的期间相匹配。因此，不需要扩展垂直视频数据期间，并且设定由格式规定的Vvdp_0的值。在此期间内，数据使能信号DE被设定为有效的次数与线数量相同。在水平视频数据期间内，也同样地设定由格式规定的Hvdp_0的值。在此期间内，将数据使能信号DE设为有效。根据数据使能信号DE，所有的有效图像数据被提供给图像处理电路300，且对所有的图像数据进行图像处理。
[0116]图14图示了根据第一实施例的在校正之前的图像信号和同步信号的一个示例。在图14中，因为模拟信号的信号质量低，所以从垂直同步信号Vsync’中获得的垂直视频数据期间Vvdp被假设为不与输入有效像素数据的期间相匹配。于是，如果在不扩展垂直视频数据期间的情况下设定由格式规定的Vvdp_0，那么有效像素数据可能在数据使能信号DE无效时被输入。同样，在水平视频数据期间内，当设定由格式规定的Hvdp_0时，有效像素数据类似地在数据使能信号DE无效时被输入。因此，没有将图像数据的一部分作为有效数据提供给图像处理电路300，且没有对该部分图像数据进行图像处理。因此，图像处理后的图像的一部分被遗漏了。
[0117]图15图示了根据第一实施例的在校正之后的图像信号和同步信号的一个示例。因为模拟信号的信号质量低，所以与图14中一样，从垂直同步信号Vsync’中获得的垂直视频数据期间Vvdp被假设为不与有效像素数据输入的期间相匹配。在此情况下，通过扩展垂直视频数据期间，设定比由格式规定的Vvdp_0更长的Vvdp_2。因此，防止了有效像素数据在数据使能信号DE无效时被输入。关于水平视频数据期间，同样地，设定比由格式规定的Hvdp_0更长的Hvdp_2。因此，防止了有效像素数据在数据使能信号DE无效时被输入。因此，所有的图像数据作为有效数据被提供给图像处理电路300，且防止了图像处理后的一部分图像的遗漏。[0118]通过使视频数据期间长于规定值，黑电平的无效像素数据被包括在视频数据期间内。然而，一般而言，由于在从图像供给装置100到图像处理电路300的传输路径中的噪声的影响，视频数据期间内的黑电平的数据不具有固定的值。因此，即使在显示装置400中进行位置调整直到黑电平出现的程度，有噪声的黑电平也被显示为图片而不是不自然的固定的黑电平。
[0119]应注意，当使视频数据期间长于规定值时，耗电量可能上升，或者图像数据检测部320或图像数据处理部330完成运算操作所花费的时间(延迟时间)可能增加。然而，A/D转换电路200如上所述根据分辨率和信号质量动态地扩展视频数据期间，从而使得在不必要时抑制了视频数据期间的扩展。相应地，能够将因视频数据期间的扩展而造成的诸如耗电量增大等缺点的发生保持在最小限度。
[0120][图像处理装置的操作示例]
[0121]图16是图示了根据第一实施例的A/D转换处理的一个示例的流程图。例如，当模拟信号被输入至A/D转换电路200时，可以开始该A/D转换处理。
[0122]A/D转换电路200对模拟信号进行A/D转换(步骤S911)。A/D转换电路200从同步信号中检测出分辨率的格式，且获取视频数据期间的开始时序和结束时序(步骤S912)。此外，A/D转换电路200检测同步信号的信号质量(步骤S913)。A/D转换电路200根据格式和信号质量确定校正量Ct (步骤S914)。此外，A/D转换电路200根据校正量Ct生成表示被扩展的显示期间的时序信号(步骤S915)。A/D转换电路200将图像数据和时序信号传输到图像处理电路300 (步骤S916)。
[0123]图17是图示了根据第一实施例的图像处理的一个示例的流程图。例如，当图像处理电路300从A/D转换电路200接收到图像数据和时序信号时，可以开始该图像处理。
[0124]图像处理电路300检测在视频数据期间内由图像供给装置100提供的图像数据(步骤S921)。此外，图像处理电路300对检测到的图像数据进行预定的图像处理(步骤S922)。图像处理电路300将图像处理之后的图像数据输出至显示装置400 (步骤S923)。
[0125]如上所述，根据本技术的第一实施例，设定与规定时序不同的时序来扩展视频数据期间。因此，所有的像素数据作为有效数据在视频数据期间内被输出。因此，对所有的像素数据进行图像处理，这能够防止图像处理后的一部分图像被遗漏。
[0126]〈2.第二实施例〉
[0127][A/D转换电路的构造示例]
[0128]在第一实施例中，使用信号质量的测量值来获得视频数据期间的校正量。然而，测量值也可以被用来控制图像处理电路300。根据第二实施例的A/D转换电路200与根据第一实施例的A/D转换电路200的不同之处在于信号质量的测量值被用来控制图像处理电路300。
[0129]图18是图示了根据第二实施例的A/D转换电路200的一个构造示例的框图。根据第二实施例的A/D转换电路200与第一实施例的不同之处在于还包括再生停止信号生成部 270。
[0130]再生停止信号生成部270基于信号质量的测量值生成再生停止信号。再生停止信号命令图像处理电路300停止输出经图像处理的数据。当图像处理电路300停止该输出时，在显示装置400中停止重新生成图像数据。当信号质量的测量值小于预定阈值时，再生停止信号生成部270生成再生停止信号。例如，可以生成含有HDMI标准中的Set_AVMute信息的信号作为再生停止信号。再生停止信号生成部270将生成的再生停止信号提供给HDMI传输部260。
[0131]根据第二实施例的HDMI传输部260在消隐期间内还传输含有再生停止信号的数据岛包。根据第二实施例的图像处理电路300根据再生停止信号停止图像数据的输出。
[0132]图19图示了根据第二实施例的数据岛包的数据配置的一个示例。在数据岛包的有效载荷中，存储从SBO到SB6的一个字节数据。在SBO的第O位中，存储值大约是“I”的Set_AVMute信息。当不存储Set_AVMute信息时，值“O”被设定在第O位且值“I”被设定在第4位。
[0133]如上所述，根据第二实施例，当信号质量低于阈值时，A/D转换电路200生成再生停止信号。因此，当降低信号质量时，没有任何延迟地停止图像的输出。通常，图像处理电路300监控信号质量且生成再生停止信号。在图像处理电路300上游的A/D转换电路200检测信号质量的降低且停止图像的输出。因此，与由图像处理电路300进行上述检测的构造相比，能够减少从信号质量的降低直到输出的停止的延迟时间。
[0134]此外，因为经由现有的HDMI接口传输再生停止信号，所以不需要新提供用于传输再生停止信号的信号线等。因此，能够以低成本实施。
[0135]注意，前述实施例是作为使本技术具体化的一些示例而示出的,且上述实施例中的事项与随附的权利要求书中的要素之间存在对应关系。同样，随附的权利要求书的要素与在本技术的上述实施例中具有相同名称的事项之间存在对应关系。然而，本技术不限于上述实施例，且可以在不背离本技术的主旨的条件下通过对上述实施例进行各种修改来实施。
[0136]此外，在每个前述实施例中说明的流程可以被认为是含有一系列这些流程的方法，或可以被认为是用于使计算机执行一系列这些流程的程序或在其中存储有该程序的记录介质。作为所述记录介质，例如，能够使用⑶(光盘)、MD (小型磁盘)、DVD (数字通用光盘)、存储卡或蓝光光盘(注册商标)。
[0137]此外，本技术包括在本文中说明的和并入在本文中的各种实施例的一些或全部的任何可能的组合。
[0138]根据本发明的上述示例实施例能够实现至少下面的构造。
[0139](I) 一种转换电路，其包括:
[0140]转换部，所述转换部被设置用来将每个模拟像素信号转换成数字像素数据；
[0141]时序获取部，所述时序获取部被设置用来获取规定时序，所述规定时序限定了在同步信号的周期内对每个所述模拟像素信号进行显示的显示期间；
[0142]时序设定部，所述时序设定部被设置用来设定用于限定扩展期间的时序，所述扩展期间比所述显示期间长，且所述时序设定部设定的所述时序是所述规定时序以外的时序;
[0143]使能信号生成部，所述使能信号生成部被设置用来生成使能信号，所述使能信号将所述扩展期间表示为所述数字像素数据有效时的期间；和
[0144]输出部，所述输出部被设置用来根据所述使能信号输出有效的所述数字像素数据。[0145](2)根据(I)所述的转换电路，还包括信号质量测量部，所述信号质量测量部被设置用来测量所述同步信号的信号质量，
[0146]其中，随着所述信号质量变低，所述时序设定部设定的所述时序限定更长的所述扩展期间。
[0147](3)根据(2)所述的转换电路，还包括再生停止信号生成部，所述再生停止信号生成部被设置用来生成再生停止信号，当所述信号质量低于预定值时，所述再生停止信号命令停止重新生成所述数字像素数据，
[0148]其中，所述输出部还输出所述再生停止信号。
[0149](4)根据(I)至(3)中任一项所述的转换电路，其中，所述时序设定部获取由所述模拟像素信号构成的图像的分辨率，并且随着所述分辨率变低，所述时序设定部设定的所述时序限定更长的所述扩展期间。
[0150](5)根据(I)至(4)中任一项所述的转换电路，其中，
[0151]所述时序获取部基于被规定为所述同步信号的脉冲宽度的规定脉冲宽度获取所述规定时序，且
[0152]所述时序设定部基于与所述规定脉冲宽度不同的脉冲宽度设定用于限定所述扩展期间的所述时序。
[0153]( 6 )根据(I)至(5 )中任一项所述的转换电路，其中，
[0154]所述时序获取部基于规定后沿获取所述规定时序，所述规定后沿被规定为从所述同步信号改变的时间点直到所述显示期间开始时的时刻的期间，且
[0155]所述时序设定部基于与所述规定后沿不同的期间设定用于限定所述扩展期间的所述时序。
[0156](7 )根据(I)至(6 )中任一项所述的转换电路，其中，
[0157]所述时序获取部基于规定前沿获取所述规定时序，所述规定前沿被规定为从所述显示期间结束时的时刻一直到所述同步信号改变的时间点的期间，且
[0158]所述时序设定部基于与所述规定前沿不同的期间设定用于限定所述扩展期间的所述时序。
[0159](8) 一种图像处理装置，其包括:
[0160]转换部，所述转换部被设置用来将每个模拟像素信号转换成数字像素数据；
[0161]时序获取部，所述时序获取部被设置用来获取规定时序，所述规定时序限定了在同步信号的周期内对每个所述模拟像素信号进行显示的显示期间；
[0162]时序设定部，所述时序设定部被设置用来设定用于限定扩展期间的时序，所述扩展期间比所述显示期间长，且所述时序设定部设定的所述时序是所述规定时序以外的时序;
[0163]使能信号生成部，所述使能信号生成部被设置用来生成使能信号，所述使能信号将所述扩展期间表示为所述数字像素数据有效时的期间；
[0164]输出部，所述输出部被设置用来根据所述使能信号输出有效的所述数字像素数据；和
[0165]图像处理部，所述图像处理部被设置用来对输出的所述数字像素数据进行预定图像处理。[0166](9) 一种控制转换电路的方法，所述方法包括:
[0167]通过转换部将每个模拟像素信号转换成数字像素数据；
[0168]通过时序获取部获取规定时序，所述规定时序限定了在同步信号的周期内对每个所述模拟像素信号进行显示的显示期间；
[0169]通过时序设定部设定用于限定扩展期间的时序，所述扩展期间比所述显示期间长，且所述时序是所述规定时序以外的时序；
[0170]通过使能信号生成部生成使能信号，所述使能信号将所述扩展期间表示为所述数字像素数据有效时的期间；并且
[0171]通过输出部根据所述使能信号将有效的所述数字像素数据输出。
[0172]本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明随附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。
[0173]本申请主张享有于2013年I月21日提交的日本优先权专利申请JP2013-8256的优先权，并且将该日本优先权申请的全部内容以引用的方式并入本文。
【权利要求】
1.一种转换电路，其包括: 转换部，所述转换部被设置用来将每个模拟像素信号转换成数字像素数据； 时序获取部，所述时序获取部被设置用来获取规定时序，所述规定时序限定了在同步信号的周期内对每个所述模拟像素信号进行显示的显示期间； 时序设定部，所述时序设定部被设置用来设定用于限定扩展期间的时序，所述扩展期间比所述显示期间长，且所述时序设定部设定的所述时序是所述规定时序以外的时序； 使能信号生成部，所述使能信号生成部被设置用来生成使能信号，所述使能信号将所述扩展期间表示为所述数字像素数据有效时的期间；和 输出部，所述输出部被设置用来根据所述使能信号输出有效的所述数字像素数据。
2.根据权利要求1所述的转换电路，还包括信号质量测量部，所述信号质量测量部被设置用来测量所述同步信号的信号质量， 其中，随着所述信号质量变低，所述时序设定部设定的所述时序限定更长的所述扩展期间。
3.根据权利要求2所述的转换电路，还包括再生停止信号生成部，所述再生停止信号生成部被设置用来生成再生停止信号，当所述信号质量低于预定值时，所述再生停止信号命令停止重新生成所述数字像素数据， 其中，所述输出部还输出所述再生停止信号。
4.根据权利要求1至3中任一项所述的转换电路，其中，所述时序设定部获取由所述模拟像素信号构成的图像的分辨率，并且随着所述分辨率变低，所述时序设定部设定的所述时序限定更长的所述扩展期间。
5.根据权利要求1至3中任一项所述的转换电路，其中， 所述时序获取部基于被规定为所述同步信号的脉冲宽度的规定脉冲宽度获取所述规定时序，且 所述时序设定部基于与所述规定脉冲宽度不同的脉冲宽度设定用于限定所述扩展期间的所述时序。
6.根据权利要求1至3中任一项所述的转换电路，其中， 所述时序获取部基于规定后沿获取所述规定时序，所述规定后沿被规定为从所述同步信号改变的时间点直到所述显示期间开始时的时刻的期间，且 所述时序设定部基于与所述规定后沿不同的期间设定用于限定所述扩展期间的所述时序。
7.根据权利要求1至3中任一项所述的转换电路，其中， 所述时序获取部基于规定前沿获取所述规定时序，所述规定前沿被规定为从所述显示期间结束时的时刻一直到所述同步信号改变的时间点的期间，且 所述时序设定部基于与所述规定前沿不同的期间设定用于限定所述扩展期间的所述时序。
8.一种图像处理装置，其包括转换电路和图像处理部，其中， 所述转换电路是如权利要求1至7中任一项所述的转换电路， 所述图像处理部被设置用来对从所述转换电路输出的数字像素数据进行预定图像处理。
9.一种控制转换电路的方法，所述方法包括: 通过转换部将每个模拟像素信号转换成数字像素数据； 通过时序获取 部获取规定时序，所述规定时序限定了在同步信号的周期内对每个所述模拟像素信号进行显示的显示期间； 通过时序设定部设定用于限定扩展期间的 时序，所述扩展期间比所述显示期间长，且所述时序是所述规定时序以外的时序； 通过使能信号生成部生成使能信号，所述使能信号将所述扩展期间表示为所述数字像素数据有效时的期间；并且 通过输出部根据所述使能信号将有效的所述数字像素数据输出。
【文档编号】H04N7/01GK103945157SQ201410014486
【公开日】2014年7月23日 申请日期:2014年1月13日 优先权日:2013年1月21日
【发明者】杉山聪 申请人:索尼公司