图像拾取装置及其驱动方法、图像拾取系统及其驱动方法

图像拾取装置及其驱动方法、图像拾取系统及其驱动方法
【专利摘要】本发明公开了一种图像拾取装置及其驱动方法、图像拾取系统及其驱动方法。在图像拾取装置中，与被配置为将计数信号输出到第一AD转换单元的计数器相比较，被配置为将计数信号输出到第二AD转换单元的计数器以延迟一时间段来启动对时钟信号计数，所述时间段与输出到所述第二AD转换单元的比较器的基准信号相对于输出到所述第一AD转换单元的比较器的基准信号的延迟相对应。
【专利说明】图像拾取装置及其驱动方法、图像拾取系统及其驱动方法
【技术领域】
[0001]本发明涉及一种图像拾取装置，并且本发明尤其涉及一种包括多个模/数转换单元的图像拾取装置。
【背景技术】
[0002]—种包括被配置为执行模/数转换(在下文中，将称为AD转换)的多个模/数转换单元(在下文中，将称为AD转换单元)的图像拾取装置被提出。日本专利公开N0.2005-323331描述了一种为每个像素列提供AD转换单元的配置。此外，在2001年12月的 IEEE JOURNAL OF SOLID-STATE CIRCUITS 的第 36 卷、第 12 期、第 2049-2059 页的 StuartKleinfeIder、SukHwan Lim、Xinqiao Liu 和 Abbas El Gamal 的 “A10000Frames/s CMOSDigital Pixel Sensor”中描述了一种为每个像素提供AD转换单元的配置。在两个文件中，每个AD转换单元包括被配置为输出比较结果信号的比较器和被配置为对时钟信号计数的计数器，所述比较结果信号指示模拟信号与电势根据时间改变的基准信号之间的比较结果。日本专利公开 N0.2005-323331 和 “A10000Frames/s CMOS Digital Pixel Sensor”中的每一个中描述的AD转换单元在比较结果信号的信号值被改变时获得计数器的计数值作为数字信号，模拟信号经受到该数字信号的AD转换。

【发明内容】

[0003]根据本发明的一方面，提供了一种图像拾取装置，该图像拾取装置包括:多个入射线转换单元，每个入射线转换单元被配置为将入射线转换为电荷；多个模/数转换单元，每个模/数转换单元设置有 比较器并且被配置为将从所述入射线转换单元输出的信号转换为数字信号；多个计数器，每个计数器被配置为输出通过对时钟信号计数所获得的计数信号；以及基准信号输出单元，被配置为将基准信号输出到所述多个模/数转换单元的比较器中的每一个，其中，所述多个模/数转换单元之中的一部分模/数转换单元基于由所述比较器在由入射线转换单元输出的信号与基准信号之间所进行的比较的结果和由所述多个计数器之中的一部分计数器输出的计数信号来生成数字信号，其中，所述多个模/数转换单元之中的另一部分模/数转换单元基于由所述比较器在由入射线转换单元输出的信号与基准信号之间所进行的比较的结果和由所述多个计数器之中的另一部分计数器输出的计数信号来生成数字信号，并且其中，与所述一部分计数器相比较，另一部分计数器以延迟一时间段来启动对所述时钟信号计数，所述时间段与输出到所述另一部分模/数转换单元的比较器的基准信号相对于输出到所述一部分模/数转换单元的比较器的基准信号的延迟相对应。
[0004]另外，根据本发明的另一方面，提供了一种图像拾取装置，该图像拾取装置包括:多个入射线转换单元，每个入射线转换单元被配置为将入射线转换为电荷；第一模/数转换单元和第二模/数转换单元，每个模/数转换单元设置有比较器并且被配置为将由所述入射线转换单元输出的信号转换为数字信号；第一计数器，被配置为将通过对时钟信号计数所获得的计数信号输出到所述第一模/数转换单元；第二计数器，被配置为将通过对时钟信号计数所获得的计数信号输出到所述第二模/数转换单元；以及基准信号输出单元，被配置为将信号电平根据时间改变的基准信号输出到所述比较器，其中，所述第一模/数转换单元和第二模/数转换单元中的每一个基于由所述比较器在由入射线转换单元输出的信号与基准信号之间所进行的比较的结果和计数信号来生成数字信号，其中，所述第二模/数转换单元具有自基准信号输出单元的电气路径，所述电气路径比第一模/数转换单元具有的电气路径长，并且其中，与所述第一计数器相比较，所述第二计数器以延迟来启动对所述时钟信号计数。
[0005]另外，根据本发明的另一方面，提供了一种图像拾取装置，该图像拾取装置包括:多个入射线转换单元；多个模/数转换单元，每个模/数转换单元设置有比较器并且被配置为将从所述入射线转换单元输出的信号转换为数字信号；计数器，被配置为输出通过对时钟信号计数所获得的计数信号；基准信号输出单元，被配置为将信号电平根据时间改变的基准信号输出到所述多个模/数转换单元的比较器中的每一个；以及计数信号控制单元，其中，所述多个模/数转换单元中的每一个基于由所述比较器在由入射线转换单元输出的信号与基准信号之间所进行的比较的结果和计数信号来生成数字信号，并且其中，与输出到一部分模/数转换单元的计数信号相比较，所述计数信号控制单元将输出到另一部分模/数转换单元的计数信号相对于输出到所述一部分模/数转换单元的基准信号延迟一时间段，所述时间段与输出到所述另一部分模/数转换单元的基准信号的延迟相对应。
[0006]另外，根据本发明的另一方面，提供了一种用于图像拾取装置的驱动方法，该图像拾取装置包括:多个入射线转换单元；多个模/数转换单元，每个模/数转换单元设置有比较器并且被配置为将从所述入射线转换单元输出的信号转换为数字信号；多个计数器，每个计数器被配置为输出通过对时钟信号计数所获得的计数信号；以及基准信号输出单元，被配置为将基准信号输出 到所述多个模/数转换单元的比较器中的每一个，所述多个模/数转换单元之中的一部分模/数转换单元基于由所述比较器在由入射线转换单元输出的信号与基准信号之间所进行的比较的结果和由所述多个计数器之中的一部分计数器输出的计数信号来生成数字信号，并且所述多个模/数转换单元之中的另一部分模/数转换单元基于由所述比较器在由入射线转换单元输出的信号与基准信号之间所进行的比较的结果和由所述多个计数器之中的另一部分计数器输出的计数信号来生成数字信号，所述驱动方法包括:检测输出到所述另一部分模/数转换单元的比较器的基准信号相对于输出到所述一部分模/数转换单元的比较器的基准信号的延迟量；以及与所述一部分计数器相比较，基于所述延迟量使另一部分计数器以延迟来启动对所述时钟信号计数。
[0007]另外，根据本发明的另一方面，提供了一种用于图像拾取系统的驱动方法，该图像拾取系统包括:多个入射线转换单元，每个入射线转换单元被配置为将入射线转换为电荷，多个模/数转换单元，每个模/数转换单元设置有比较器并且被配置为将从所述入射线转换单元输出的信号转换为数字信号，多个计数器，每个计数器被配置为输出通过对时钟信号计数所获得的计数信号，基准信号输出单元，被配置为将信号电平根据时间改变的基准信号输出到所述多个模/数转换单元的比较器中的每一个，以及控制单元；以及信号处理单元，被配置为处理由所述图像拾取装置输出的数字信号，所述多个模/数转换单元之中的一部分模/数转换单元基于由所述比较器在由入射线转换单元输出的信号与基准信号之间所进行的比较的结果和由所述多个计数器之中的一部分计数器输出的计数信号来生成数字信号，并且所述多个模/数转换单元之中的另一部分模/数转换单元基于由所述比较器在由入射线转换单元输出的信号与基准信号之间所进行的比较的结果和由所述多个计数器之中的另一部分计数器输出的计数信号来生成数字信号，所述驱动方法包括:使所述信号处理单元基于由所述多个模/数转换单元生成的数字信号来检测输出到所述另一部分模/数转换单元的比较器的基准信号相对于输出到所述一部分模/数转换单元的比较器的基准信号的延迟量；以及与所述一部分计数器相比较，使所述控制单元基于延迟量允许另一部分计数器以延迟来启动对所述时钟信号计数。
[0008]从以下参考附图对示例性实施例的描述，本发明的其它特征将变得清楚。
【专利附图】

【附图说明】
[0009]图1是图像拾取装置的示例的框图。
[0010]图2A是像素的示例的框图。
[0011]图2B是基准信号输出单元的示例的框图。
[0012]图3A是像素的操作的示例的时序图。
[0013]图3B是图像拾取装置的操作的示例的时序图。 [0014]图4是图像拾取装置的另一个示例的框图。
[0015]图5是图像拾取装置的另一个示例的框图。
[0016]图6A是图像拾取装置的另一个示例的框图。
[0017]图6B是像素的另一个示例的框图。
[0018]图7是图像拾取装置的另一个示例的框图。
[0019]图8是图像拾取装置的另一个示例的框图。
[0020]图9是图像拾取装置的另一个示例的框图。
[0021]图1OA是基准信号输出单元的另一个示例的框图。
[0022]图1OB是像素的另一个示例的框图。
[0023]图11是图像拾取装置的另一个操作的示例的时序图。
[0024]图12是图像拾取装置的另一个示例的框图。
[0025]图13A是像素和AD转换单元的另一个示例的框图。
[0026]图13B是图像拾取装置的另一个操作的示例的时序图。
[0027]图14是图像拾取装置的另一个示例的框图。
[0028]图15是图像拾取系统的示例的框图。
【具体实施方式】
[0029]在相关技术中的图像拾取装置中，相对于多个模/数转换单元之中的一部分模/数转换单元(在下文中，将称为第一 AD转换单元)，可引起从基准信号输出单元向多个模/数转换单元之中的另一部分模/数转换单元(在下文中，将称为第二 AD转换单元)输出的基准信号的延迟。在这种情况下，发生以下问题:当相同的计数信号被输出到多个模/数转换单元时，由第二 AD转换单元生成的数字信号含有源自基准信号的延迟的噪声。
[0030]在下文中，将参考附图描述本发明的实施例。[0031]第一实施例
[0032]图1是示出根据本实施例的图像拾取装置的配置的框图。图像拾取装置包括多个像素101以矩阵形式布置的像素阵列100。图像拾取装置还包括定时发生器(在下文中，将称为TG)200、行存储器300、输出单元400、基准信号输出单元500以及计数器700。本实施例的控制单元与TG200相对应。
[0033]在根据本实施例的图像拾取装置中构造包括两个列的像素101的子阵列105。图1示出设置有η个子阵列105的模式。一个计数器700电连接至子阵列105中的每一个。计数器启动信号从TG200经由计数器启动信号输出线600输出到计数器700中的每一个。用作计数操作的基准的时钟信号经由时钟输出线601输出。在图1中，相同的时钟输出线601电连接至所有的计数器700，但是也可以采用计数器可分别使用不同的时钟信号的配置。在示例中，子阵列105将两个列设置为单位，但是也可以使用其它数量的列。
[0034]TG200被配置为生成用于控制由图像拾取装置进行的操作的信号，并经由控制信号输出线800输出控制信号。控制信号输出线800通过单个线示出以简化附图，但是可包括多个信号线。
[0035]行存储器300被设置，同时与像素阵列100中的一列像素101相对应，并且保持经由垂直传送总线(transfer bus) 900传输的数字信号。当通过列选择电路(在附图中未示出)选择行存储器300时，所保持的数字信号被输出。从行存储器300输出的数字信号经由水平传送总线901传输到输出单元400。
[0036]垂直传送总线900和水平传送总线901都由单个信号线组成。在这种情况下，像素101和行存储器300串行输出数字信号。垂直传送总线900和水平传送总线901也可由多个信号线组成。在这种情况下，像素101和行存储器300并行输出数字信号的至少一部分位(bit)。输出单元400缓冲经由水平传送总线901输入的数字信号并将数字信号输出到外部。
[0037]下面，将描述像素101的配置示例。图2A示出根据本实施例的像素101的配置。像素101通过包括光电转换单元ro和AD转换单元ADC来组成，并且被配置为输出数字信号。用于AD转换的基准信号Vramp从基准信号输出单元500输出到各像素101的AD转换单元ADC。根据本实施例，基准信号输出单元500被设置在像素阵列100的外部中。根据图1所示的配置，基准信号输出单元500被设置在像素阵列100的左侧，并且从像素阵列100的左侧输出基准信号Vramp。
[0038]像素101包括光电转换单元PD、晶体管TX、SF、RES和C0R、电容元件CO、比较器102、锁存信号输出单元103以及像素内部存储器104。
[0039]光电转换单元ro根据入射光量生成并蓄积电荷。当用于控制晶体管TX的连通(continuity)的信号PTX在垂直扫描电路(未示出)中处于高电平(在下文中，将称为H电平)时，在光电转换单元H)中蓄积的电荷被传送到晶体管SF的控制节点。晶体管SF与电流源Iconst —起作为源极跟随器电路来工作，并且输出经由电容元件CO被提供到比较器102的输入节点中的一个。当用于控制晶体管RES的连通的信号PRES在垂直扫描电路(未示出)中处于H电平时，晶体管SF的控制节点处的电势被重置为依照电源VDD的电势。
[0040]当用于控制晶体管CoR的信号PCRES在垂直扫描电路(未示出)中处于H电平时，比较器102的节点中的一个被重置为基准电势Vref。[0041 ] 比较结果信号被输出到锁存信号输出单元103，其中，该比较结果信号指示比较器102的输入节点中的一个处的电势与向另一个输入节点所提供的基准信号Vramp的电平之间的比较结果。当比较器102的两个输入节点处的电势的大小(magnitude)被反转时，比较结果信号的信号值被改变。当比较结果信号的信号值被改变时，锁存信号输出单元103输出锁存信号。
[0042]像素内部存储器104接收锁存信号并且保持计数器700的计数值。像素内部存储器104还从垂直扫描电路(未示出)接收选择信号并且将数字信号输出到行存储器300。
[0043]下面，将描述基准信号输出单元500的配置示例。图2B示出根据本实施例的基准信号输出单兀500的配置不例。
[0044]基准信号输出单元500包括电流镜单元CM、晶体管M2和M3以及集成(integration)单兀 INT0
[0045]电流镜单元CM包括电阻R和各晶体管M1、M5、M6和NI。电阻R和晶体管Ml在电源电压VDD与接地电压GND之间彼此串行地电连接，并且晶体管Ml的控制节点电连接至电阻R与晶体管Ml的主节点之间的共同触点。晶体管NI的主节点中的一个电连接至接地电压GND，另一个主节点电连接至晶体管M5的主节点中的一个和控制节点。晶体管NI的控制节点电连接至晶体管Ml的控制节点。晶体管M5的另一个主节点电连接至电源电压VDD，并且控制节点还电连接至晶体管M6的控制节点。晶体管M6的主节点中的一个电连接至晶体管M2与M3之间的共同触点。
[0046]集成单元INT包括由差动放大器Amp、电容元件Ci和反馈电容元件Cf组成的集成电路，并且还包括用于重置反馈电容元件Cf的晶体管M4。
[0047]电流镜单元CM和集成单元INT经由晶体管M3彼此电连接。晶体管M2由具有与用于控制晶体管M3的连通的信号PRST相反的相位的信号控制。图2B所示的信号从TG200输出到各晶体管M2、M3和M4的控制节点。
[0048]下面，将描述各像素中的AD转换操作。图3A是用于描述根据本实施例的像素101中的操作的时序图。在图3A中，PRES, PTX、PCRES与图2A所示的信号相对应，并且PRRES和PRST与图2B所示的信号相对应。
[0049]在图3A中，比较器102的一个输入节点处的电势由实线表示为比较器输入。输出到比较器102的另一个输入节点的基准信号输出单元500的输出由点划线表示为基准信号Vramp，其由模拟信号表示。由比较器102输出的比较结果信号由比较器输出表示。由锁存信号输出单元103输出的锁存信号由锁存信号表示，并且计数器700的计数值由计数器表示。[0050]在时间t0处，垂直扫描电路将信号PRES和PTX设置在H电平，并且将晶体管RES和TX设置在连通状态中。据此，基于电源VDD重置光电转换单元ro处的电势。由晶体管SF和电流源Iconst组成的源极跟随器电路的输出与依照电源VDD的输出相对应。
[0051]在时间t0处，TG200将信号PRST设置在低电平(在下文中，将称为L电平)，将晶体管M3设置在非连通(non-continuity)状态中，并且将晶体管M2设置在连通状态中。
[0052]此外，在时间t0处，垂直扫描电路将信号PCRES设置在H电平，并且将晶体管COR设置在连通状态中。据此，比较器102的一个输入节点处的电势被重置。
[0053]另外，在时间t0处，TG200将信号PRRES设置在H电平，并且将晶体管M4设置在连通状态中。据此，基准信号输出单元500的反馈电容元件Cf被重置。
[0054]在时间tl处，垂直扫描电路将信号PRES和PTX设置在L电平，并且将晶体管TX和RES设置在非连通状态中。据此，光电转换单元ro的重置被取消，并且建立可以蓄积电荷的状态。
[0055]在时间t2处，垂直扫描电路将信号PCRES设置在L电平，并且将晶体管CoR设置在非连通状态中。据此，在通过重置晶体管SF的控制节点处的电势所获得的电势与基准电势Vref之间的电势差被保持在电容元件CO处。
[0056]此外，在时间t2处，TG200将信号PRRES设置在L电平，并且将晶体管M4设置在非连通状态中。据此，反馈电容元件Cf的重置被取消。
[0057]在时间t3处，垂直扫描电路将信号PTX设置在H电平，并且将光电转换单元H)中蓄积的电荷传送到晶体管SF的控制节点。据此，源极跟随器电路的输出被改变。当该输出的改变量被设置为S时，比较器102的一个输入节点处的电势与Vref-S相对应。
[0058]在时间t4处，TG200将信号PRST设置在H电平，将晶体管M3设置在连通状态中，并且将晶体管M2设置在非连通状态中。据此，由于电流镜单元CM与电容元件Ci之间的电气路径处于连通状态中，因此基准信号Vramp的电势根据源于电流镜单元CM处的电流量逐渐降低。计数器700也启动用于对时钟信号计数的计数操作。
[0059]在时间t5处，当比较器输入与基准信号Vramp之间的大小被反转时,锁存信号输出单元103在H电平输出锁存信号。像素内部存储器104接收该锁存信号并且保持时间点的计数值。 [0060]在时间t6处，TG200将信号PRST设置在L电平并且停止基准信号Vramp的逐渐降低以结束AD转换周期。
[0061]根据本实施例，基准信号输出单元500将共同的基准信号Vramp输出到所有像素中的AD转换单元ADC。基于传输基准信号Vramp的输出线的电阻、寄生电容、通过AD转换单元ADC的负载电容在基准信号Vramp中引起根据自(from)基准信号输出单元500的电气路径的长度(布线长度)的延迟。
[0062]例如，假设根据子阵列105-1中的基准信号Vramp的逐渐降低启动定时(timing),所有计数器700的计数操作被按时启动。随后，在另一个子阵列中，在计数器700启动计数操作之后，启动基准信号Vramp的逐渐降低。在这种情况下，源自用于传输基准信号Vramp的布线的长度的偏移噪声(offset noise)被包括在从像素输出的数字信号中。因此，即使当利用均匀的光照射像素阵列100时，也在基于由图像拾取装置输出的数字信号生成的图像中引起阴影。由于在基准信号Vramp的逐渐降低之前计数器700启动计数操作，因此AD转换单元ADC的动态范围变窄。
[0063]在根据本实施例的图像拾取装置中，根据基准信号Vramp的逐渐降低启动定时的延迟，TG200对于每个子阵列105将计数器700的时钟信号计数的启动延迟。图3B示出各子阵列105中的基准信号Vramp的波形。在图1所示的η个子阵列105中，用于传输来自基准信号输出单元500的基准信号Vramp的布线的长度从子阵列105-1开始升序增长。在η个子阵列105之中最靠近基准信号输出单元500的子阵列105-1中，在η个子阵列105之中首先启动基准信号Vramp的逐渐降低。将计数信号输出到子阵列105-2的计数器700-2接着在将计数信号输出到子阵列105-1的计数器700-1的迟延中启动对时钟信号计数的计数操作。根据本实施例，当注意力集中在计数器700-1、700-2.....700-n之中的两个计数
器上时，当与更靠近基准信号输出单元500的子阵列105相对应时设置的计数器为第一计数器，另一个计数器为第二计数器。例如，当注意力集中在计数器700-1和700-2上时，计数器700-1是第一计数器，计数器700-2是第二计数器。在这种情况下，由与第一计数器相对应的计数器700-1输出到包括在子阵列105-1中的AD转换单元ADC的计数信号为第一计数信号。由与第二计数器相对应的计数器700-2输出到包括在子阵列105-2中的AD转换单元ADC的计数信号为第二计数信号。
[0064]随后，将描述各计数器700的操作启动定时的确定方法。
[0065]作为确定方法的示例，提出以下模式:基于从基准信号输出单元500到各子阵列105的布线的长度、从布线的厚度估算的寄生电阻以及寄生电容来设置各计数器700启动计数操作的定时。在从基准信号输出单元500到各子阵列105的布线的寄生电阻和寄生电容与自基准信号输出单元500的距离成正比的情况下，有可能使计数器700-1、700-2、700-3、...和700-n在某个时间差处顺序地启动操作。
[0066]将描述各计数器700的操作启动定时的确定方法的另一个示例。首先，在垂直扫描电路中，将信号PCOR设置在H电平，并且将输入到比较器102的信号设置为所有像素中的信号Vref。在TG200中在相同的定时生成提供给各计数器700的计数器启动信号。虽然计数器启动信号的延迟量还根据计数器启动信号输出线600的布线长度变化，但是与基准信号输出单元500相比较，由TG200驱动的负载被设置为小到可忽略的程度。因此，所有的计数器700被设置为同时操作。理想地，由各像素的像素内部存储器104保持的数字信号为具有相同值的数字信号。然而，如上所述，如更远离基准信号输出单元500的子阵列的像素，输出数字信号的信号值通过由于自基准信号输出单元500的布线的长度较长而引起的基准信号Vramp的延迟而增加。决定由各计数器700进行的计数操作的启动定时以使得数字信号的信号值中的这一增加更接近于零。作为另一种方法，可以分析基于由图像拾取装置输出的数字信号所生成的图像以决定由计数器700进行的计数操作的启动定时。另外，根据该方法，对于比较器102的输入信号为所有像素中的恒定值Vref。提供给各计数器700的计数器启动信号也是相同的，并且所有的计数器700同时操作。图像拾取装置接着顺序地将在像素中生成的数字信号输出到图像拾取装置的外部。由于增加了自基准信号输出单元500的布线的长度，因此在基于该数字信号而生成的图像中由基准信号Vramp的延迟生成阴影。基于该图像的阴影的形状估算由基准信号Vramp的布线长度的增加而引起的延迟量是可能的。根据基准信号Vramp的估算的延迟量对在各计数器700的在TG200中所生成的计数器启动信号的定时进行设置。为了设置各计数器700的计数器启动信号，期望图像拾取装置设置有存储有关计数器启动信号的延迟量的设置信息的寄存器。在根据本实施例的图像拾取装置中，以上述方式设置由各计数器700进行的计数操作的适当启动定时是可能的。
[0067]根据本实施例的图像拾取装置，根据由自基准信号输出单元500的布线的长度的增加所引起的基准信号Vramp的延迟来设置由计数器700进行的计数操作的启动定时。由于在多个模/数转换单元之间生成的基准信号Vramp的延迟，降低数字信号的偏移噪声是可能的。因此，在基于由图像拾取装置输出的数字信号而生成的图像中几乎不会形成阴影。此外，抑制当在基准信号Vramp的逐渐降低之前启动计数操作时所引起的AD转换单元ADC的动态范围变窄的发生是可能的。
[0068]光电转换单元ro是入射线转换单元的示例。如果入射线转换单元可以采用将入射线(诸如例如，X射线、可见光或者红外线)转换为电荷的模式就足够了。
[0069]第二实施例
[0070]在下文中，将参考附图描述根据本实施例的图像拾取装置。在以下解释中，将主要描述不同于第一实施例的点。
[0071]图4是示出根据本实施例的图像拾取装置的配置的框图。在图4中例示的图像拾取装置中，具有与图1中的功能相同的功能的组件被分配与图1的附图标记相同的附图标记，并且将省略其描述。
[0072]在根据本实施例的图像拾取装置中，使用一个计数器启动信号输出线600。在计数器启动信号输出线600上，延迟电路1000被设置在各计数器700之间。各延迟电路1000顺序地延迟计数器启动信号并将计数器启动信号输出到各计数器700。计数器启动信号的延迟量与基准信号Vramp的延迟量相匹配。据此，类似于第一实施例，如图3B所示，计数器700的计数启动定时可与各子阵列105中的基准信号Vramp的逐渐降低启动定时相匹配。据此，根据本实施例的图像拾取装置可得到与根据第一实施例的图像拾取装置相类似的效果O
[0073]第三实施例
[0074]在下文中，将参考附图描述根据本实施例的图像拾取装置。在以下解释中，将主要描述不同于第一实施例的点。
[0075]图5是示出根据本实施例的图像拾取装置的配置的框图。在图5中例示的图像拾取装置中，具有与图1中的功能相同的功能的组件被分配与图1的附图标记相同的附图标记，并且将省略其描述。
[0076]在根据本实施例的图像拾取装置中，使用一个计数器700。以与基准信号输出单元500相同的方式将计数器700定位在像素阵列100的左侧。计数器700输出通过对时钟信号计数所获得的计数信号。在计数器700输出η位计数信号的情况下，从计数器700经由延迟电路1001到像素阵列100的电气路径被设置为η个信号线。根据本实施例的延迟电路1001延迟由计数器700输出的各个位的计数信号并将计数信号输出到像素阵列100。根据本实施例的延迟电路1001与配置为延迟计数信号的计数信号控制单元相对应。
[0077]延迟电路1001的各计数信号的延迟量与每个子阵列105的基准信号Vramp的延迟量相匹配。据此，类似于第一实施例，计数器700的计数启动定时可与各子阵列105中的基准信号Vramp的逐渐降低启动定时相匹配。据此，根据本实施例的图像拾取装置可得到与第一实施例相类似的效果。
[0078]第四实施例
[0079]在下文中，将参考附图描述根据本实施例的图像拾取装置。在以下解释中，将主要描述不同于第一实施例的点。
[0080]图6Α是示出根据本实施例的图像拾取装置的配置的框图。在图6Α中例示的图像拾取装置中，具有与图1中的功能相同的功能的组件被分配与图1的附图标记相同的附图标记，并且将省略其描述。
[0081]根据本实施例，像素1010中的每一个包括计数器700。图6Β示出根据本实施例的像素1010的框图。在一个子阵列105中，相同的计数器启动信号输出线600电连接至计数器700。类似于第一实施例，对于每个子阵列调整计数器启动信号的定时，并且如图3B所示，计数器700的计数启动定时与各子阵列105中的基准信号Vramp的逐渐降低启动定时相匹配。据此，根据本实施例的图像拾取装置可得到与第一实施例相类似的效果。
[0082]第五实施例
[0083]在下文中，将参考附图描述根据本实施例的图像拾取装置。在以下解释中，将主要描述不同于第一实施例的点。
[0084]图7是示出根据本实施例的图像拾取装置的配置的框图。在图7中例示的图像拾取装置中，具有与图1中的功能相同的功能的组件被分配与图1的附图标记相同的附图标记，并且将省略其描述。
[0085]在根据本实施例的图像拾取装置中，基准信号输出单元500定位在像素阵列100的上侧。在根据本实施例的图像拾取装置中，当两个列的像素101被设置为单位时η个子阵列1050被构造。一个计数器700电连接至子阵列1050中的每一个。计数器启动信号从TG200经由计数器启动信号输出线600输出到各计数器700。子阵列1050将两个列设置为单位的配置是示例，并且还可以采用其它数量的列。
[0086]另外，在根据本实施例的图像拾取装置中，从最靠近基准信号输出单元500的子阵列1050-1顺序地启动基准信号Vramp的逐渐降低。 [0087]另外，在根据本实施例的图像拾取装置中，随着对于每个子阵列1050增加自基准信号输出单元500的布线的长度，TG200将计数器启动信号输出到各计数器700的定时被更多地延迟。据此，类似于图3Β所示的模式，各计数器700的计数启动定时可与各子阵列1050中的基准信号Vramp的逐渐降低启动定时相匹配。据此，根据本实施例的图像拾取装置可得到与第一实施例相类似的效果。
[0088]第六实施例
[0089]在下文中，将参考附图描述根据本实施例的图像拾取装置。在以下解释中，将主要描述不同于第一实施例的点。
[0090]图8是示出根据本实施例的图像拾取装置的配置的框图。在图8中例示的图像拾取装置中，具有与图1中的功能相同的功能的组件被分配与图1的附图标记相同的附图标记，并且将省略其描述。
[0091]在根据本实施例的图像拾取装置中，基准信号输出单元500定位在像素阵列100的左上方。在根据本实施例的图像拾取装置中，如图8所示构造子阵列1051。子阵列1051-1包括像素阵列100的最左上侧的两行和两列的像素。子阵列1051-2包括定位在子阵列1051-1的右侧、下侧和右下侧的像素。然后，具有更高的分支号的子阵列1051朝右下方延续。一个计数器700电连接至各子阵列1051。计数器启动信号从TG200经由计数器启动信号输出线600输出到各计数器700。图8所示的包括在子阵列1051中的像素数量是示例，并且不限于此。
[0092]另外，在根据本实施例的图像拾取装置中，从最靠近基准信号输出单元500的子阵列1051-1顺序地启动基准信号Vramp的逐渐降低。另外，在根据本实施例的图像拾取装置中，在TG200中，调整对各计数器700的计数器启动信号的输出的定时，并且如图3Β所示，各计数器700的计数启动定时可与各子阵列1051中的基准信号Vramp的逐渐降低启动定时相匹配。据此，根据本实施例的图像拾取装置可得到与第一实施例相类似的效果。
[0093]第七实施例
[0094]在下文中，将参考附图描述根据本实施例的图像拾取装置。在以下解释中，将主要描述不同于第一实施例的点。
[0095]图9是示出根据本实施例的图像拾取装置的配置的框图。在图9中例示的图像拾取装置中，具有与图1中的功能相同的功能的组件被分配与图1的附图标记相同的附图标记，并且将省略其描述。
[0096]在根据本实施例的图像拾取装置中，电流输出单元501被布置在像素阵列100的左侧，电流输出单元502被布置在像素阵列100的右侧。电流输出单元501和502被设置以便将像素阵列夹在中间。
[0097]下面，图1OA示出电流输出单元501和502的配置。电流输出单元501采用不设置根据第一实施例的图2B所示的基准信号输出单元500的集成单元INT的配置。当TG200将信号PRST设置在H电平时，电流输出单元501将电流I输出到节点Nil。电流输出单元502的晶体管M6’的控制节点电连接至电流输出单元501的晶体管M5和M6的控制节点。据此，当TG200将信号PRST设置在H电平时，电流输出单元502将具有与节点Nll相同的电流值的电流I输出到节点N12。
[0098]图1OB示出在根据本实施例的图像拾取装置中的像素101的配置。各像素101包括图2B所示的根据第一实施例的基准信号输出单元500的集成单元INT。在根据本实施例的图像拾取装置中，电流I通过电流输出单元501和502从像素阵列的左边和右边输出到各像素101。各像素101 的集成单元INT以基于从电流输出单元501和502中的一个输出到比较器102的电流I的电势输出基准信号Vramp。根据本实施例的基准信号输出单元500与提供给像素101的集成单元INT相对应。
[0099]根据本实施例的图像拾取装置包括η个子阵列1052，每个子阵列1052包括两个列的像素101。一个计数器电连接至子阵列1052中的每一个。计数器启动信号从TG200经由计数器启动信号输出线600输出到各计数器700。相对于自电流输出单元501的布线长度基本上等于自电流输出单元502的布线长度的联合(mutual)子阵列1052，TG200将共同的计数器启动信号输出到电连接至子阵列1052中的每一个的各计数器700。如果按照图9的模式进行描述，那么TG200将共同的计数器启动信号输出到分别电连接至子阵列1052-1和子阵列1052-n的计数器700-1和计数器700_n。子阵列1052将两个列设置为单位的配置是示例，并且还可以使用其它数量的列。
[0100]图11示出在各子阵列1052中的基准信号Vramp的波形。首先在η个子阵列1052之中最靠近电流输出单元501和502的子阵列1052-1和子阵列1052_η中启动基准信号Vramp的逐渐降低。在图9所示的图像拾取装置中，随着位置更进一步地进入像素阵列100的内侧中，自电流输出单元501和502的布线长度增加，基准信号Vramp的逐渐降低启动定时被更多地延迟。
[0101]根据本实施例，如图11所示，计数器700的计数启动定时可与各子阵列1052中的基准信号Vramp的逐渐降低启动定时相匹配，所述计数器700电连接到各子阵列1052。据此，根据本实施例的图像拾取装置可得到与第一实施例相类似的效果。
[0102]第八实施例[0103]在下文中，将参考附图描述根据本实施例的图像拾取装置。在以下解释中，将主要描述不同于第一实施例的点。
[0104]图12是示出根据本实施例的图像拾取装置的配置的框图。在图12中例示的图像拾取装置中，具有与图1中的功能相同的功能的组件被分配与图1的附图标记相同的附图标记，并且将省略其描述。
[0105]根据本实施例的图像拾取装置不包括对于每个像素的AD转换单元ADC，但包括相对于像素1010的一个列的AD转换单元1100。模拟信号从像素1010经由垂直信号线9000输出到AD转换单元1100。图像信号在AD转换单元1100中被数字化并被发送到行存储器300。一个计数器700电连接至一个AD转换单元1100。计数器启动信号从TG200经由计数器启动信号输出线600输出到各计数器700。
[0106]图13A示出根据本实施例的像素1010和AD转换单元1100的配置。光电转换单元ro根据入射光量生成并蓄积电荷。当TG200将用于控制晶体管TX的连通的信号PTX设置在H电平时，在光电转换单元ro中蓄积的电荷被传送到晶体管SF的控制节点。当TG200将信号PSEL设置在H电平时，从晶体管SF输出的信号经由晶体管SEL输出到垂直信号线9000。输出到垂直信号线9000的信号被提供给AD转换单元1100。AD转换单元1100的配置与根据第一实施例的像素101中的AD转换单元ADC的配置相同。
[0107]在根据本实施例的图像拾取装置中，基准信号输出单元500定位在AD转换单元1100的左侧。基准信号输出单元500将基准信号Vramp输出到所有的AD转换单元1100。另外，在如根据本实施例的图像拾取装置那样为每个像素列提供AD转换单元1100的模式中，基于布线的电阻、寄生电容以及AD转换单元1100的负载电容，随着自基准信号输出单元500的布线的长度增加，输出到AD转换单元1100的基准信号Vramp的延迟增加。
[0108]图13B示出在各AD转换单元1100中的基准信号Vramp的波形。首先在最靠近基准信号输出单元500的AD转换单元1100-1中启动基准信号Vramp的逐渐降低。对于朝右侧的列上的AD转换单元,逐步降低的启动被更多地延迟。
[0109]根据本实施例，如图13B所示，电连接至AD转换单元1100的计数器700的计数启动定时可与各AD转换单元1100的基准信号Vramp的逐渐降低启动定时相匹配。据此，根据本实施例的图像拾取装置可得到与第一实施例相类似的效果。
[0110]第九实施例
[0111]在下文中，将参考附图描述根据本实施例的图像拾取装置。在以下解释中，将主要描述不同于第八实施例的点。
[0112]图14是示出根据本实施例的图像拾取装置的配置的框图。在图14中例示的图像拾取装置中，具有与图12中的功能相同的功能的组件被分配与图12的附图标记相同的附图标记，并且将省略其描述。
[0113]在根据本实施例的图像拾取装置中，使用一个计数器。类似于基准信号输出单元500，计数器700定位在AD转换单元1100的左侧。计数信号从计数器700输出到各AD转换单元1100。根据本实施例的图像拾取装置包括在用于从计数器700向各AD转换单元1100输出的计数信号的输出线上的延迟电路1001。根据本实施例的延迟电路1001与被配置为延迟输出到各AD转换单元1100的计数信号的计数信号控制单元相对应。
[0114]在延迟电路1001中生成的延迟量与基准信号Vramp的延迟量相匹配。据此,如图13B所示，计数器700的计数启动定时可与各AD转换单元1100中的基准信号Vramp的逐渐降低启动定时相匹配。因此，根据本实施例的图像拾取装置可得到与第八实施例相类似的效果。
[0115]第十实施例
[0116]图15示出包括图像拾取装置的图像拾取系统。
[0117]在图15中，图像拾取系统包括用于保护透镜的挡板(barrier) 151、用于将被摄体的光学图像成像在图像拾取装置154上的透镜152以及可将穿过透镜152的光量设置为可变的光阑(diaphragm)153。图像拾取系统还包括被配置为对从图像拾取装置154输出的信号执行处理的信号处理单元155。从图像拾取装置154输出的信号与用于生成通过被摄体的图像拾取而获得的图像的图像拾取信号相对应。信号处理单元155通过对从图像拾取装置154输出的图像拾取信号适当地执行各种校正和压缩来生成图像。透镜152和光阑153与将光聚焦在图像拾取装置154上的光学系统相对应。
[0118]图15中例示的图像拾取系统还包括暂时存储图像数据的缓冲存储器单元156和执行与外部计算机等的通信的外部接口单元157。图像拾取系统还包括用于记录或者读出图像拾取数据的可拆卸地附接的记录介质159 (诸如半导体存储器等)和被配置为对于记录介质159执行记录或者读出的记录介质控制接口单元158。图像拾取系统还包括被配置为控制各种计算和整个数字静物照相机的整体控制和计算单元1510。
[0119]为图15所示的图像拾取系统提供的图像拾取装置154可采用根据第一实施例描述的模式。据此，在图15的图像拾取系统中的图像拾取装置154中得到根据第一实施例描述的效果也是可能的。 [0120]信号处理单元155还可基于从图像拾取装置154输出的数字信号检测多个模/数转换单元之间的基准信号Vramp的延迟量。然后基于所检测的延迟量设置计数器启动信号的延迟量，并且输出在图像拾取装置中设置的延迟量。据此，设置由图像拾取装置的各计数器700进行的计数操作的启动定时是可能的。据此，得到根据第一实施例描述的效果是可能的。
[0121]其它
[0122]上述各实施例是针对用于描述本发明的说明性目的，并且在不背离本发明的本质的情况下，可对配置进行修改或者与其它实施例相结合。
[0123]根据本说明书，已描述了基准信号Vramp依赖于时间并且电势平滑地改变的模式。作为另一个，基准信号Vramp可依赖于时间，并且电势可阶梯式地(stepwise)改变。此外，根据本说明书，已描述了基准信号Vramp依赖于时间并且电势逐渐地降低的模式。作为另一个，基准信号Vramp可依赖于时间，并且电势可逐渐地增加。如果利用基准信号Vramp依赖于时间并且信号电平改变的模式就足够了，所述模式包括阶梯式地改变电势的模式和电势依赖于时间并且逐渐地增加的模式。
[0124]根据本发明的实施例，降低在模/数转换单元中引起的数字信号中所包括的噪声是可能的。
[0125]尽管已参考示例性实施例描述了本发明，应当理解，本发明不限于所公开的示例性实施例。随附权利要求书的范围应赋予最宽的解释，以便包含所有这样的修改以及等同的结构和功能。
【权利要求】
1.一种图像拾取装置，包括: 多个入射线转换单元，每个入射线转换单元被配置为将入射线转换为电荷； 多个模/数转换单元，每个模/数转换单元设置有比较器并且被配置为将从所述入射线转换单元输出的信号转换为数字信号； 多个计数器，每个计数器被配置为输出通过对时钟信号计数所获得的计数信号；以及基准信号输出单元，被配置为将基准信号输出到所述多个模/数转换单元的比较器中的每一个， 其中，所述多个模/数转换单元之中的一部分模/数转换单元基于由所述比较器在由入射线转换单元输出的信号与基准信号之间所进行的比较的结果和由所述多个计数器之中的一部分计数器输出的计数信号来生成数字信号， 其中，所述多个模/数转换单元之中的另一部分模/数转换单元基于由所述比较器在由入射线转换单元输出的信号与基准信号之间所进行的比较的结果和由所述多个计数器之中的另一部 分计数器输出的计数信号来生成数字信号，并且 其中，与所述一部分计数器相比较，另一部分计数器以延迟一时间段来启动对所述时钟信号计数，所述时间段与输出到所述另一部分模/数转换单元的比较器的基准信号相对于输出到所述一部分模/数转换单元的比较器的基准信号的延迟相对应。
2.根据权利要求1所述的图像拾取装置，还包括多个像素和至少一个电流输出单元， 其中，所述多个像素中的每一个包括所述入射线转换单元、模/数转换单元以及基准信号输出单兀， 其中，所述电流输出单元将电流输出到所述基准信号输出单元， 其中，所述基准信号输出单元通过使用所述电流来生成基准信号，并且其中，与输出到所述另一部分模/数转换单元的比较器的基准信号相对于输出到所述一部分模/数转换单元的比较器的基准信号的延迟相对应的时间段是与输出到所述多个像素的另一部分的基准信号输出单元的电流相对于输出到所述多个像素的一部分的基准信号输出单元的电流的延迟相对应的时间段。
3.根据权利要求2所述的图像拾取装置，还包括像素阵列和多个电流输出单元，所述像素阵列包括多个像素， 其中，所述多个电流输出单元被布置以将像素阵列夹在中间。
4.根据权利要求1所述的图像拾取装置，还包括多个子阵列， 其中，所述子阵列中的每一个包括多个入射线转换单元和多个模/数转换单元， 其中，所述一部分计数器将共同的计数信号输出到包括所述一部分模/数转换单元的子阵列，并且 其中，所述另一部分计数器将共同的计数信号输出到包括所述另一部分模/数转换单元的子阵列。
5.一种图像拾取装置，包括: 多个入射线转换单元，每个入射线转换单元被配置为将入射线转换为电荷； 第一模/数转换单元和第二模/数转换单元，每个模/数转换单元设置有比较器并且被配置为将由所述入射线转换单元输出的信号转换为数字信号； 第一计数器，被配置为将通过对时钟信号计数所获得的计数信号输出到所述第一模/数转换单元； 第二计数器，被配置为将通过对时钟信号计数所获得的计数信号输出到所述第二模/数转换单元；以及 基准信号输出单元，被配置为将信号电平根据时间改变的基准信号输出到所述比较器， 其中，所述第一模/数转换单元和第二模/数转换单元中的每一个基于由所述比较器在由入射线转换单元输出的信号与基准信号之间所进行的比较的结果和计数信号来生成数字信号， 其中，所述第二模/数转换单元具有自基准信号输出单元的电气路径，所述电气路径比第一模/数转换单元具有的电气路径长，并且 其中，与所述第一计数器相比较，所述第二计数器以延迟来启动对所述时钟信号计数。
6.根据权利要求5所述的图像拾取装置，还包括多个子阵列， 其中，所述子阵列中的每一个包括多个入射线转换单元和多个模/数转换单元， 其中，所述第一计数器将共同的计数信号输出到包括所述第一模/数转换单元的子阵列，并且 其中，所述第二计数器将共同的计数信号输出到包括所述第二模/数转换单元的子阵列。
7.根据权利要求1所述的图像拾取装置，还包括控制单元和延迟电路， 其中，所述控制单元输出用于使所述一部分计数器和另一部分计数器启动对所述时钟信号计数的启动信号，并且 其中，与输出到所述一部分计数器的启动信号相比较，要被输出到所述另一部分计数器的启动信号被延迟电路延迟并且被输出到所述另一部分计数器，并且，与所述一部分计数器相比较，另一部分计数器以延迟来启动对所述时钟信号计数。
8.根据权利要求5所述的图像拾取装置，还包括控制单元和延迟电路， 其中，所述控制单元输出用于使所述一部分计数器和另一部分计数器启动对所述时钟信号计数的启动信号，并且 其中，与输出到所述一部分计数器的启动信号相比较，要被输出到所述另一部分计数器的启动信号被延迟电路延迟并且被输出到所述另一部分计数器，并且，与所述一部分计数器相比较，另一部分计数器以延迟来启动对所述时钟信号计数。
9.根据权利要求1所述的图像拾取装置，还包括像素以多个列布置的多个像素， 其中，所述多个像素中的每一个包括入射线转换单元，并且 其中，与布置像素的列相对应地设置所述多个模/数转换单元中的每一个。
10.根据权利要求5所述的图像拾取装置，还包括像素以多个列布置的多个像素， 其中，所述多个像素中的每一个包括入射线转换单元，并且 其中，与布置像素的列相对应地设置所述多个模/数转换单元中的每一个。
11.根据权利要求1所述的图像拾取装置，还包括多个像素， 其中，所述多个像素中的每一个包括入射线转换单元和模/数转换单元。
12.根据权利要求5所述的图像拾取装置，还包括多个像素， 其中，所述多个像素中的每一个包括入射线转换单元和模/数转换单元。
13.一种图像拾取装置，包括: 多个入射线转换单元； 多个模/数转换单元，每个模/数转换单元设置有比较器并且被配置为将从所述入射线转换单元输出的信号转换为数字信号； 计数器，被配置为输出通过对时钟信号计数所获得的计数信号； 基准信号输出单元，被配置为将信号电平根据时间改变的基准信号输出到所述多个模/数转换单元的比较器中的每一个；以及计数信号控制单元， 其中，所述多个模/数转换单元中的每一个基于由所述比较器在由入射线转换单元输出的信号与基准信号之间所进行的比较的结果和计数信号来生成数字信号，并且 其中，与输出到一部分模/数转换单元的计数信号相比较，所述计数信号控制单元将输出到另一部分模/数转换单元的计数信号相对于输出到所述一部分模/数转换单元的基准信号延迟一时间段，所述时间段与输出到所述另一部分模/数转换单元的基准信号的延迟相对应。
14.根据权利要求13所述的图像拾取装置， 其中，所述计数信号控制单元是设置在计数信号从计数器被传输到所述多个模/数转换单元的电气路径上的延迟电路。
15.—种图像拾取系统,包括: 根据权利要求1至14中的任意一项的图像拾取装置；以及 信号处理单元，被配置为处理从所述图像拾取装置输出的数字信号。
16.一种用于图像拾取装置的驱动方法，所述图像拾取装置包括: 多个入射线转换单元； 多个模/数转换单元，每个模/数转换单元设置有比较器并且被配置为将从所述入射线转换单元输出的信号转换为数字信号； 多个计数器，每个计数器被配置为输出通过对时钟信号计数所获得的计数信号；以及基准信号输出单元，被配置为将基准信号输出到所述多个模/数转换单元的比较器中的每一个， 所述多个模/数转换单元之中的一部分模/数转换单元基于由所述比较器在由入射线转换单元输出的信号与基准信号之间所进行的比较的结果和由所述多个计数器之中的一部分计数器输出的计数信号来生成数字信号，并且 所述多个模/数转换单元之中的另一部分模/数转换单元基于由所述比较器在由入射线转换单元输出的信号与基准信号之间所进行的比较的结果和由所述多个计数器之中的另一部分计数器输出的计数信号来生成数字信号， 所述驱动方法包括: 检测输出到所述另一部分模/数转换单元的比较器的基准信号相对于输出到所述一部分模/数转换单元的比较器的基准信号的延迟量；以及 与所述一部分计数器相比较，基于所述延迟量使另一部分计数器以延迟来启动对所述时钟信号计数。
17.一种用于图像拾取系统的驱动方法，所述图像拾取系统包括:图像拾取装置，所述图像拾取装置包括: 多个入射线转换单元，每个入射线转换单元被配置为将入射线转换为电荷， 多个模/数转换单元，每个模/数转换单元设置有比较器并且被配置为将从所述入射线转换单元输出的信号转换为数字信号， 多个计数器，每个计数器被配置为输出通过对时钟信号计数所获得的计数信号， 基准信号输出单元，被配置为将信号电平根据时间改变的基准信号输出到所述多个模/数转换单元的比较器中的每一个，以及控制单元；以及 信号处理单元，被配置为处理由所述图像拾取装置输出的数字信号， 所述多个模/数转换单元之中的一部分模/数转换单元基于由所述比较器在由入射线转换单元输出的信号与基准信号之间所进行的比较的结果和由所述多个计数器之中的一部分计数器输出的计数信号来生成数字信号，并且 所述多个模/数转换单元之中的另一部分模/数转换单元基于由所述比较器在由入射线转换单元输出的信号与基准信号之间所进行的比较的结果和由所述多个计数器之中的另一部分计数器输出的计数信号来生成数字信号， 所述驱动方法包括: 使所述信号处理单元基于由所述多个模/数转换单元生成的数字信号来检测输出到所述另一部分模/数转换单元的比较器的基准信号相对于输出到所述一部分模/数转换单元的比较器的基准信号的延迟量；以及 与所述一部分计数器相比较，使所述控制单元基于延迟量允许另一部分计数器以延迟来启动对所述时钟信号计数。
【文档编号】H04N5/363GK104023186SQ201410072541
【公开日】2014年9月3日 申请日期:2014年2月28日 优先权日:2013年3月1日
【发明者】大屋武, 大西智也, 小林大祐 申请人:佳能株式会社