本发明属于信号采集技术领域，具体涉及一种LVDS信号采集电路。
背景技术：
LVDS信号是一种低摆幅的差分技术。目前，随着集成电路的发展和对更高数据速率的要求，低压、高速传输成为主流技术，LVDS信号由于其低功耗、高速传输和抗干扰的特点，被广泛应用于高速系统、通信设备、消费电子等方面。目前LVDS信号的的现有测试设备主要为LVDS采集卡，由于LVDS采集卡的成本比较高，技术复杂，不利于LVDS技术的使用和发展。
为了确保LVDS信号传输的正确性，急需要提出一种LVDS信号采集电路用于采集LVDS信号并传到CPU进行分析，用以解决高速传输过程中可能出现的问题。
中国专利“基于LVDS信号的采集器”（申请号201510256756.7）针对液晶电视输出的LVDS测试，公开了一种基于LVDS信号的采集器，其特征是，利用时钟稳定模块将LVDS信号转换为稳定的时钟信号，再结合混合算法将LVDS信号转换成HDMI信号，再用HDMI采集卡进行采集，传送给MCU模块进行分析。该方案设计虽然严谨，降低LVDS的采集成本，但电路设计相对繁琐。
技术实现要素：
本发明的目的在于解决上述的技术问题而提供一种LVDS信号采集电路，该LVDS信号采集电路，设计简单，成本有限。
为实现上述目的，本发明采用如下技术方案：
一种LVDS信号采集电路，包括：
高速数字隔离器，用于将LVDS信号进行隔离后输出；
FPGA芯片，与高速数字隔离器连接，用于将高速数字隔离器隔离后输出的信号解析为SRAM存储器和CPU处理器可识别的数据信号输出；
SRAM存储器，与FPGA芯片连接，用于缓存FPGA芯片解析后输出的可识别的数据信号；
CPU处理器，与SRAM存储器及FPGA芯片连接，用于处理FPGA芯片解析后输出的可识别的数据信号以判断采集到LVDS信号是否正确。
所述FPGA芯片型号为EP3C5F256I7N。
所述LVDS信号为通用LVDS差分信号或模拟LVDS波形信号。
本发明采用高速数字隔离器将LVDS信号经过有效隔离后接入FPGA，实现了对可编程器件的静电保护；采用SRAM存储器缓存数据可有效缓解CPU处理器的运行压力，避免在任务量繁重的控制系统中由于CPU处理器缓存有限而造成采集丢失的现象。本发明结构简单，效率高，可靠性高，采集数据可解析并缓存，便于实际应用。
附图说明
图1出示了本发明的一种LVDS信号采集电路的示意图。
具体实施方式
下面，结合实例对本发明的实质性特点和优势作进一步的说明，但本发明并不局限于所列的实施例。
参见图1所示，一种LVDS信号采集电路，包括：
高速数字隔离器，用于将LVDS信号进行隔离后输出；
FPGA芯片，与高速数字隔离器连接，用于将高速数字隔离器隔离后输出的信号解析为SRAM存储器和CPU处理器可识别的数据信号输出；
SRAM存储器，与FPGA芯片连接，用于缓存FPGA芯片解析后输出的可识别的数据信号；
CPU处理器，与SRAM存储器及FPGA芯片连接，用于处理FPGA芯片解析后输出的可识别的数据信号以判断采集到LVDS信号是否正确。
具体实现上，本发明中，所述FPGA芯片型号为EP3C5F256I7N，此FPGA芯片应用广泛，可靠性高。
本发明中，所述LVDS信号与高速数字隔离器相接，经过高速数字隔离器有效隔离后进入FPGA芯片，实现了对可编程器件FPGA芯片的静电保护。
本发明中，所述的LVDS信号可以采用通用LVDS差分信号或模拟LVDS波形信号，适用范围不局限于液晶显示的LVDS信号。
本发明中，所述CPU处理器作为中央处理器，用于数据解析、判断采集到LVDS信号是否正确。
本发明中，所述SRAM存储器缓存采集的数据，不因LVDS信号的高速传输而丢失采集数据，保证CPU处理器的处理正确性，也可有效缓解CPU处理器的运行压力。
采集LVDS信号信号时，LVDS信号经过高速数字隔离器整合信号后进入FPGA芯片，FPGA芯片通过预置算法将经过整合的LVDS信号解析为SRAM存储器和CPU处理器可识别的数据信号，通过SRAM存储器缓存采集的数据，并由CPU处理器通过预设协议解析采集到的LVDS信号判断其是否正确，找出存在的问题并反馈。
本发明采用高速数字隔离器将LVDS信号经过有效隔离后接入FPGA，实现了对可编程器件的静电保护；采用SRAM存储器缓存数据可有效缓解CPU处理器的运行压力，避免在任务量繁重的控制系统中由于CPU处理器缓存有限而造成采集丢失的现象。本发明结构简单，效率高，可靠性高，采集数据可解析并缓存，便于实际应用。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。