1.一种LVDS信号采集电路，其特征在于，包括：
高速数字隔离器，用于将LVDS信号进行隔离后输出；
FPGA芯片，与高速数字隔离器连接，用于将高速数字隔离器隔离后输出的信号解析为SRAM存储器和CPU处理器可识别的数据信号输出；
SRAM存储器，与FPGA芯片连接，用于缓存FPGA芯片解析后输出的可识别的数据信号；
CPU处理器，与SRAM存储器及FPGA芯片连接，用于处理FPGA芯片解析后输出的可识别的数据信号以判断采集到LVDS信号是否正确。
2.根据权利要求1所述LVDS信号采集电路，其特征在于，所述FPGA芯片型号为EP3C5F256I7N。
3.根据权利要求1或2所述LVDS信号采集电路，其特征在于，所述LVDS信号为通用LVDS差分信号或模拟LVDS波形信号。