本发明属于航空机载设备技术领域，具体涉及一种视频完整性检测方法。
背景技术：
目前航空机载显示器的显示质量可通过人工目视结合专用测试画面进行检测，但画面中显示出来的的数据信息的正确性还无法进行自检测，数据采集、解算、传输过程中的故障无法及时被发现。
技术实现要素：
发明目的：提供一种用于机载多功能显示器的视频完整性检测方法，该显示器用于显示飞行数据，该方法可将屏幕上显示的数据信息读回，与原始数据信息进行对比，及时发现数据采集、解算、传输过程中的故障，提高飞行安全性。
技术方案：一种视频完整性检测方法，基于FPGA和RAM组，利用到DSP、图像处理模块以及总线编解码器，包括以下步骤；
S1：总线编解码器接收外部系统发送来的需要显示的数据，将这些数据提供给图像处理模块进行图像生成，同时接收所需检测的数据在显示界面上的位置信息、数据长度信息，由DSP进行解算；总线编解码器将DSP输出的数据信息编码输出到外部系统，数据信息包括0～9十个数字、空白位和小数点；
S2：DSP将通过总线编解码器获取的位置信息发至FPGA，供FPGA在画面中定位，同时获取FPGA检测完成之后的数据信息，数据信息通过总线编码器输出到外部系统；
S3：图像处理模块从总线编解码器接收需要显示的数据信息，并对该数据信息进行绘图，生成标准时序的图像输出至FPGA；
S4：FPGA通过对字符亮度、对比度和时序进行调整对图像进行优化，同时根据从DSP接收到的位置信息来定位所需检测的数据的显示位置；为避免图像刷新对检测带来的影响，FPGA将一帧完整的图像存储于RAM当中，通过对两组RAM进行“乒乓”操作使图像显示连续流畅；
S5：FPGA通过对图像中的时序信号中的点频、行同步进行计数实现与目标地址的对应，进而锁定数据显示位置，并通过各个数字像素显示的差异来区分数据信息，通过数字显示像素区域大小对目标地址移位，依次判断被检测数据的所有位数，将每位数字依次发送给DSP，由DSP送至总线编解码器编码输出到外部系统；
最终的结果由DSP或外部系统对比检测得出。
有益效果：本发明速度快，FPGA时钟延时可达纳秒级，且为并行工作方式，可满足超高速应用和实时性等要求；可靠性高，FPGA具有高可靠性，几乎可将整个系统下载于同一芯片中，实现所谓片上系统，从而大大缩小了体积，易于管理。灵活性强，该技术可根据指令实时监控画面中的任一数据；自检率高：该技术可检测数据传输解算链路上任何一个结点的正确性，提高了单台设备或系统的自检率。
附图说明
图1为本发明系统示意图。
具体实施方式
下面结合附图对本发明做进一步详细描述。如图1所示，为本发明系统示意图。本发明所涉及系统采用FPGA结合RAM的方案，根据指令提取显示数据，进行数据识别，将识别结果回传对比。FPGA和RAM是为视频监控的部分，FPGA用于和DSP进行交互，获取被监控数据的位置信息、数据长度，同时控制RAM组合对图像进行存取，在存取过程中判断数据。SRAM存取时序由图像时序决定，SRAM的个数由图像分辨率决定。
具体步骤如下：
S1：总线编解码器接收外部系统发送来的需要显示的数据，如航向、航行姿态(横滚角、俯仰角)、飞行高度、指示空速、升降速度等数据，或滑油、燃油温度、压力等发动机参数，将这些数据提供给图像处理模块进行图像生成；同时接收所需检测的数据在显示界面上的位置信息、数据长度信息，包括数据显示的起始坐标、数据位数，由DSP进行解算；总线编解码器将DSP输出的数据信息编码输出到外部系统，数据信息包括0～9十个数字、空白位和小数点；
S2：DSP将通过总线编解码器获取的位置信息，即数据显示的起始坐标发至FPGA，供FPGA在画面中定位，同时获取FPGA检测完成之后的数据信息，数据信息通过总线编码器输出到外部系统；
S3：图像处理模块从总线编解码器接收需要显示的数据信息，并对各个数据信息进行绘图，生成标准时序的图像输出至FPGA；对数据信息进行绘图时参照《驾驶员操作程序》的内容；
S4：FPGA通过对字符亮度、对比度和时序进行调整对图像进行优化，同时根据从DSP接收到的位置信息来定位所需检测的数据的显示位置；为避免图像实时刷新对检测数据不停更新带来的影响，FPGA需将每一帧完整的图像存储于RAM组当中，通过对两组RAM进行“乒乓”操作，对每一帧图像依次进行存储、取出送显，使图像显示连续流畅，RAM组的容量及使用RAM数量选择由显示图像的分辨率决定；
S5：FPGA对图像存储时不做处理，从RAM组中取出图像送显的同时，通过对图像中的时序信号中的点频、行同步的周期进行计数分别实现与被检测数据的目标地址中行地址、列地址的对应，进而锁定数据显示位置；分析各个数字像素显示区别，通过各个数字像素显示的差异来区分数据信息，选取每位数据信息显示像素差异较大的一行像素进行对比，对像素检测的结果可唯一对应一位数据信息，若仅选取一行像素其显示差异不足以区分所有数据时，可通过多行像素的显示差异进一步判断，直至区分出所有的数据信息。通过每位数字显示像素区域大小对目标地址移位，调用相同的模块依次判断被检测数据的所有位数，将每一位数字的判断结果依次发送给DSP，由DSP送至总线编解码器编码输出到外部系统；
最终的结果由DSP或外部系统对比原数据检测得出。
本发明速度快，FPGA时钟延时可达纳秒级，且为并行工作方式，可满足超高速应用和实时性等要求；可靠性高，FPGA具有高可靠性，几乎可将整个系统下载于同一芯片中，实现所谓片上系统，从而大大缩小了体积，易于管理。灵活性强，该技术可根据指令实时监控画面中的任一数据；自检率高：该技术可检测数据传输解算链路上任何一个结点的正确性，提高了单台设备或系统的自检率。