图像传感器像素和成像系统的制作方法

本实用新型涉及固态图像传感器阵列，并且更具体地讲，涉及从对应图像传感器衬底的背面或正面照明的互补金属氧化物半导体(CMOS)图像传感器阵列。

背景技术：

图像传感器像素已经在其中融入了用于从图像传感器像素排去溢出电荷的机制，从而防止在特定像素或像素组被过度曝光时电荷涌进阵列的相邻像素中。本实用新型详细描述了一种产生改进的溢出电荷控制的电荷转移栅极结构，其特别适合于从衬底的背面照明的小尺寸像素。该新型转移栅极结构允许将信号动态范围压缩直接引入到像素中。

典型的图像传感器可通过以下方式来感测光：将碰撞光子转换成积聚(收集)到传感器像素中的电子(或空穴)。在完成每个积聚周期之后，收集到的电荷被转换为电压信号，这些电压信号被提供给与图像传感器关联的对应输出端子。通常，这种电荷到电压的转换直接在像素内执行，并且所得模拟像素电压信号通过各种像素寻址和扫描方案传输到输出端子。在被传送到片外之前，模拟像素电压信号可有时在片上被转换为数字同等信号。每个像素包括缓冲放大器(即源极跟随器)，该缓冲放大器驱动经由相应寻址晶体管连接至像素的输出感测线。

在电荷到电压的转换完成之后并且在所得信号从像素传输出去之后，在聚积后续新电荷之前将像素重置。在包括用作电荷检测节点的浮动扩散(FD)的像素中，这个重置操作通过暂时接通重置晶体管来完成，该重置晶体管将浮动扩散节点连接到电压参考(通常是像素源极跟随器电流漏极节点)以排放(或移除)传输至浮动扩散节点上的任何电荷。然而，使用重置晶体管从浮动扩散节点移除电荷会生成热kTC重置噪声。使用相关双采样(CDS)信号处理技术来移除这种kTC重置噪声以实现所需的低噪声性能。利用CDS的典型CMOS图像传感器需要每个像素三个晶体管(3T)或四个晶体管(4T)，其中一个用作电荷转移晶体管。可以在若干光电二极管中共享像素电路晶体管中的一些，这也减小了像素尺寸。

通常必须使图像传感器同时满足三个要求。具体地讲，图像传感器需要聚积空穴以减少暗电流，提供有效的光晕控制，并且保证在转移栅极完全接通时从光电二极管进行完整的电荷转移。无法同时轻易地满足这三个要求，这通常导致某些像素性能上的牺牲。另一个问题是一旦以特定转移栅极长度和掺杂程度设计并制作了像素，像素的光晕性能就被固定并且无法改变。这通常导致像素电荷阱容量的某些牺牲，该像素电荷阱容量必须建构到像素中以充当用于实现有效抗光晕操作的裕量。

因此将希望能够提供改善的图像传感器像素设计。

技术实现要素：

本实用新型要解决的一个技术问题是提供改进的图像传感器像素和成像系统。

根据本实用新型的一个方面，提供了一种图像传感器像素，所述图像传感器像素，包括：响应于图像光而生成电荷的光电二极管；浮动扩散节点；以及具有第一栅极和第二栅极的电荷转移晶体管，其中所述电荷转移晶体管被配置为将所生成的电荷从所述光电二极管转移到所述浮动扩散节点。

在一个实施例中，所述第二栅极插入在所述第一栅极与所述浮动扩散节点之间。

在一个实施例中，所述第一栅极插入在所述第二栅极与所述光电二极管之间。

在一个实施例中，所述第二栅极被配置为响应于接收控制信号而更改所述浮动扩散节点的电容。

在一个实施例中，所述第二栅极被配置为接收增大所述浮动扩散节点的电容的预定的正偏压电压。

在一个实施例中，所述浮动扩散节点的电荷转换因子响应于在所述第二栅极处接收预定的正偏压电压而减小。

在一个实施例中，所述浮动扩散节点的电势响应于生成的电荷被转移到所述浮动扩散节点而从重置电平降低。

在一个实施例中，当所述浮动扩散节点的电势变得低于所述第二栅极的电势时，电子在所述第二栅极下方流动。

在一个实施例中，所述光电二极管包括具有边缘的第一耗尽区，并且其中所述浮动扩散节点包括具有边缘的第二耗尽区。

在一个实施例中，所述第二栅极在电荷积聚周期期间接收控制信号，所述控制信号被配置为使所述第二耗尽区的边缘移位。

在一个实施例中，所述第一耗尽区的边缘与所述第二耗尽区的边缘之间的距离响应于在所述第二栅极处接收所述控制信号而减小。

在一个实施例中，所述第一耗尽区的边缘与所述第二耗尽区的边缘之间的距离响应于在所述第二栅极处接收所述控制信号而增大。

根据本实用新型的另一方面，提供了一种成像系统，所述成像系统包括：中央处理单元；存储器；输入-输出电路；以及成像设备，其中所述成像设备包括：图像传感器像素的阵列，以及将图像聚焦到所述阵列上的透镜，其中所述图像传感器像素中的给定一个像素包括：响应于图像光而生成电荷的光电二极管；浮动扩散节点；以及具有第一栅极端子和第二栅极端子的电荷转移晶体管，其中所述电荷转移晶体管被配置为将所生成的电荷从所述光电二极管转移到所述浮动扩散节点，并且其中所述第二栅极被偏置以更改所述图像传感器像素的动态范围。

在一个实施例中，所述光电二极管包括被配置为响应于所述图像光而生成电荷的多个光电二极管之一，其中所述电荷转移晶体管包括被配置为将所述生成的电荷从所述多个光电二极管转移到所述浮动扩散节点的多个电荷转移晶体管之一。

本实用新型的一个有益效果是提供了改进的图像传感器像素和成像系统。

附图说明

图1是由光电二极管、电荷转移栅极、浮动扩散、倒掺杂BTP p阱、p+暗电流背面淬火层和像素隔离注入物构成的图像传感器像素的简化横截面侧视图的例子。

图2是图1所示的类型的像素的电路图。

图3是根据实施例的具有双栅极电荷转移晶体管结构的示例性像素的横截面侧视图，该双栅极电荷转移晶体管结构基于第二转移栅极偏压来提供击穿电势的调制。

图4是根据实施例的图3所示类型的像素的电路图。

图5是根据实施例的示例性图，该图示出在电荷读出期间图3和图4中所示类型的像素光电二极管中收集的电子数目和来自像素的对应输出电压之间的关系。

图6是根据实施例的采用图3至图5的图像传感器像素的处理器系统的框图。

具体实施方式

相关申请的交叉引用

本申请要求2015年10月15日提交的Jaroslav Hynecek实用新型的名称为“具有双栅极电荷转移晶体管的图像传感器像素(Image Sensor Pixels Having Dual Gate Charge Transferring Transistors)”的美国临时申请No.62/241862的优先权，该临时申请以引用的方式并入本文中，并且据此要求其对共同主题的优先权。

图1示出一种CMOS图像传感器结构中的像素100的简化电路图。图1的图示出像素区，诸如收集光生载流子的像素光电二极管、电荷转移晶体管的电荷转移(Tx)栅极104和浮动扩散(FD)109。像素100可制造在衬底101内，该衬底具有沉积在衬底的背面表面上的p+型掺杂层102。层102可防止界面态生成过多暗电流。设备衬底还可包括位于p+型掺杂层102上方的外延p-型掺杂层119。进入该区域的光子122可生成电荷载流子120，这些电荷载流子被收集至在区域106中形成的光电二极管(PD)的电势阱中。外延层119的表面可由氧化物层103覆盖，该氧化物层隔离掺杂多晶硅电荷转移栅极104与衬底。多晶硅栅极104可具有在栅极边缘处形成的间隔物110，其充当分离p+型掺杂光电二极管钉扎注入物105的边缘与n-型掺杂注入物106的图案化掩模，在该n-型掺杂注入物中形成用于储存电子的电势阱。

光电二极管可由n-型掺杂层106和p+型掺杂电势钉扎层105形成，与p+型掺杂层102相似，该p+型掺杂电势钉扎层105也减少界面态生成的暗电流。钉扎层105可延伸到像素的边缘并且可与p+型掺杂像素分离注入物区121接合。整个像素分离可由p+型(BTP)倒掺杂层107和注入物108进一步完成，该倒掺杂层107在转移栅极104下方和在浮动扩散109下方延伸，该注入物108一直延伸到像素的底部并且与p+型掺杂层102接合。光电二极管体耗尽区在图1中由虚线111指示。浮动扩散二极管109感测从光电二极管转移的电荷，并且可连接到像素源极跟随器晶体管栅极(图1中出于绘图简单的目的而未示出)。浮动扩散、源极跟随器和剩余像素电路部件可全部构建到具有倒p+型掺杂BTP区107的p型掺杂阱中，该BTP区将光生载流子转向到位于层106中的光电二极管电势阱中，并且由此防止其丢失。整个像素可由若干层间(IL)氧化物层115(图1中出于绘图简单的目的而仅示出其中一个)覆盖，这些氧化物层用于像素金属布线和互连隔离。像素有源电路部件可通过沉积穿过接触孔116的金属通孔塞117连接到该布线。

像素100中的光晕控制可以若干方式来实现，诸如通过将电荷转移栅极104从断开状态连续脉冲到部分接通状态以将一些聚积电荷(其已经几乎填满光电二极管阱)排出到浮动扩散区109，并且从浮动扩散区109穿过重置装置到达像素源极跟随器漏极节点。另一种光晕控制方法是在正积聚电荷的光电二极管n-型掺杂层106与浮动扩散区109之间在电荷转移栅极104下方形成埋入式沟道区。该埋入式沟道可通过合适的n-型掺杂注入物构建在p+型掺杂BTP层107上方或可在浮动扩散109和层106充分靠在一起时自然形成。用于溢出电子的电流路径在图1中由箭头114示出。该路径可出现在来自n-型掺杂光电二极管区106的耗尽区112最靠近浮动扩散耗尽区113的位置处。

图2示出图1所示的像素100的等效电路图200。如图2所示，光电二极管201聚积光生电荷，并且可通过电荷转移晶体管202连接到浮动扩散节点206(示出为电容器Cn)。还有可能将若干光电二极管和若干电荷转移晶体管连接到同一电荷检测节点。浮动扩散节点206可连接到源极跟随器晶体管203的栅极，该源极跟随器晶体管的漏极连接到列Vdd漏极偏压线211。源极跟随器晶体管203的源极可通过行选择晶体管204连接到列感测线210。浮动扩散节点206可由连接在浮动扩散节点206与列漏极总线211之间的重置晶体管205重置。电荷转移晶体管202的栅极可从行总线209接收电荷转移控制信号，重置晶体管205的栅极可从行总线208接收重置控制信号，并且寻址晶体管204的栅极可从行总线207接收寻址控制信号。

图3中示出一个实用新型实施例的示例性图像传感器像素的简化横截面图。如图3所示，图像传感器像素300可包括收集光生载流子的像素光电二极管、诸如浮动扩散节点309的浮动扩散，以及包括第一电荷转移栅极304和第二电荷转移栅极322的双栅极电荷转移晶体管。第一电荷转移栅极304可接收第一电荷转移控制信号Tx1，而第二电荷转移栅极322接收第二电荷转移控制信号Tx2。像素可制造在衬底301内，该衬底可包括沉积在背面表面上的p+型掺杂层302。该层可防止界面态生成过多暗电流。设备衬底还可包括位于p+型掺杂层302上方的外延p-型掺杂层319。进入该区域的光子325可生成载流子320，这些载流子被收集至在区域306中形成的光电二极管的电势阱中。外延层319的表面可由氧化物层303覆盖，该氧化物层隔离掺杂多晶硅电荷转移栅极304和322与衬底。多晶硅栅极可具有在栅极的边缘处形成的间隔物310，其充当分离n+型掺杂浮动扩散区的边缘与电荷转移栅极322并且分离p+型掺杂光电二极管钉扎注入物305的边缘与n-型掺杂注入物306(例如，在该处形成用于储存电子的电势阱)的图案化掩模。

光电二极管可由n-型掺杂层306和p+型掺杂电势钉扎层305形成。类似于p+型掺杂层302，p+型掺杂电势钉扎层305可减少界面态生成的暗电流。钉扎层305可延伸到像素的边缘并且与p+型掺杂像素分离注入物321接合。整个像素分离可由p+型(BTP)倒掺杂层307和注入物308进一步完成。p+型倒掺杂层307可在转移栅极304、转移栅极322和浮动扩散309下方延伸。注入物308可一直延伸到像素的底部并且与p+型掺杂层302接合。光电二极管体耗尽区在像素300中由虚线311指示。浮动扩散309可感测从光电二极管转移的电荷，并且可连接到像素源极跟随器晶体管栅极(图3中出于绘图简单的目的而未示出)。浮动扩散、源极跟随器和剩余像素电路部件可构建在p-型掺杂阱中，该p-型掺杂阱可包括倒p+型掺杂区307。倒p+型掺杂区307可将光生电荷转向到位于层306中的光电二极管电势阱中并且由此防止其丢失。整个像素可由若干层间(IL)氧化物层315(图3中出于绘图简单的目的而仅示出一个)覆盖，这些氧化物层可用于像素金属布线和互连隔离。像素有源电路部件可通过沉积穿过接触孔316的金属通孔塞317连接到该布线。

像素300中的光晕控制可通过经由在电荷积聚周期期间改变第二电荷转移栅极322的偏压而调制转移栅极304和322下方的击穿电势来完成。用于溢出电子的电流路径在图中由箭头314示出，并且可在来自光电二极管的耗尽区312最靠近来自浮动扩散的耗尽区313的地方出现。耗尽区313的边缘的位置可由栅极偏压Tx2移位，如箭头324所指示。耗尽层边缘之间的较大距离表示较低溢出电流，而耗尽层边缘之间的较小距离表示较高溢出电流。在电荷积聚周期期间，在电荷转移栅极304下方的硅与二氧化硅之间的界面可用空穴填充，如区域318所指示。这对于减少暗电流来说可为必要的。空穴的聚积可由合适的负电荷转移栅极偏压Tx1和阈移注入物完成。

像素300中的动态范围压缩可通过在读出期间为电荷转移栅极322提供正偏压Tx2来完成。当较大量的电荷从光电二极管转移到浮动扩散上时，浮动扩散电势可从其重置电平降低。当浮动扩散电势变得低于电荷转移栅极322下方的电势时，来自浮动扩散的电子可流到该栅极下方，如区域323所指示。这可致使浮动扩散电容增大并且对应电荷转换因子减小。因此有可能为在读出周期期间提供给栅极323的电荷转移控制信号Tx2选择合适的DC偏压(例如，以便控制像素转换增益从其高水平变化到较低水平所在的电势和电子数量)。这在图5中更详细地示出。

图4中示出诸如图3的像素300的示例性图像传感器像素的简化电路图。如图4所示，聚积光生电荷的光电二极管401可通过电荷转移晶体管402连接到浮动扩散节点406(示出为电容器Cn)。晶体管402可为具有分别接收控制信号Tx1和Tx2的第一电荷转移栅极和第二电荷转移栅极的双栅极电荷转移晶体管。还有可能使用单栅极电荷转移晶体管或双栅极电荷转移晶体管将若干光电二极管和若干电荷转移晶体管连接到同一电荷检测节点。浮动扩散节点406可耦接到源极跟随器晶体管403的栅极。源极跟随器晶体管403的漏极可耦接到列Vdd漏极偏压线411。源极跟随器晶体管403的源极可通过行选择晶体管404耦接到列感测线410。浮动扩散节点406可由连接在浮动扩散节点406与列漏极总线411之间的重置晶体管405重置。电荷转移晶体管402的栅极(例如，如图3所示的栅极304和322)可分别经由行总线409和410接收电荷转移控制信号Tx1和Tx2。重置晶体管405的栅极可从行总线408接收重置控制信号。寻址晶体管404的栅极可经由行总线407接收寻址控制信号Sx。

图5示出说明从光电二极管转移到浮动扩散上的电子数量与对应像素输出电压变化之间的关系的示例性曲线图500。如图5所示，曲线501表示当在读出期间以相对较低电压电平向第二电荷转移栅极322提供电荷转移栅极偏压Tx2时像素的转换增益特性。曲线502表示当在读出期间以大于相对较低电压电平的中间电压电平向第二电荷转移栅极322提供电荷转移栅极偏压Tx2时像素的转换增益特性。曲线504表示当在读出期间以大于中间电压电平的相对较高电压电平向第二电荷转移栅极322提供电荷转移栅极偏压Tx2时像素的转换增益特性。当在读出周期期间施加到电荷转移栅极322的DC偏压Tx2处于其最小电平(例如，曲线501的相对较低电压电平)时，浮动扩散可容纳大约3000个电子。当以相对较高电平向电荷转移栅极322施加DC偏压Tx2(例如，如曲线504所示)时，浮动扩散可容纳大约12,000个电子。曲线504可表示当在读出期间电荷转移栅极322处于其断开偏压条件时的条件。线505可表示当在读出期间电荷转移栅极322处于其完全接通偏压条件时的条件。这些数字仅仅是示例性例子，并且可取决于特定电荷转移栅极设计。

图6以简化形式示出典型处理器系统1000，诸如数码相机，其包括成像设备，诸如成像设备1001(例如，成像设备1001，诸如包括如上文结合图3至图6所描述的具有双栅极电荷转移晶体管的像素的图像传感器)。处理器系统1000是可包括成像设备1001的具有数字电路的示例性系统。在不进行限制的前提下，这种系统可包括计算机系统、静态或视频摄像机系统、扫描仪、机器视觉、车辆导航、视频电话、监控系统、自动对焦系统、星体跟踪器系统、运动检测系统、图像稳定系统以及其他采用成像设备的系统。

处理器系统1000(其可为数字照相机或摄像机系统)可包含用于在按压快门释放按钮1097时将图像聚焦到像素阵列上的透镜，诸如透镜1096。处理器系统1000可包括中央处理单元，诸如中央处理单元(CPU)1095。CPU 1095可以是微处理器，它控制相机功能和一个或多个图像流功能，并通过总线(诸如总线1093)与一个或多个输入/输出(I/O)设备1091通信。成像设备1001还可通过总线1093与CPU 1095通信。系统1000可包括随机存取存储器(RAM)1092和可移动存储器1094。可移动存储器1094可包括通过总线1093与CPU 1095通信的闪存。成像设备1001可在单个集成电路上或在不同芯片上与CPU 1095相组合，并可具有或没有存储器。尽管总线1093被示为单总线，但该总线也可以是一个或多个总线或桥接器或其他用于互连系统组件的通信路径。

已经描述了示出成像系统(例如，图像传感器像素阵列)的各种实施例，该成像系统具有通过在电荷积聚周期期间改变双栅极电荷转移晶体管的第二栅极的偏压来控制抗光晕的能力并且还具有像素内动态范围压缩能力。

图像传感器像素可包括响应于图像光生成电荷的光电二极管、浮动扩散节点，以及被配置为将生成的电荷从光电二极管转移到浮动扩散节点的电荷转移晶体管。电荷转移晶体管可为具有第一栅极和第二栅极(例如，栅极端子)的双栅极晶体管。

双栅极晶体管可具有邻近于光电二极管的第一栅极和邻近于浮动扩散节点的第二栅极。第一栅极可被负偏置以用空穴填充第一栅极下方的硅与二氧化硅之间的界面，以便减少暗电流。图像传感器像素中的光晕控制可通过调制电荷转移晶体管的栅极下方的击穿电势并且通过在电荷积聚周期期间改变第二电荷转移栅极的偏压来完成。

可向电荷转移晶体管的第二栅极施加正偏压以控制图像传感器像素的动态范围。可在读出周期期间向第二栅极提供合适的偏压以控制像素转换增益从其高水平改变为低水平所在的电势和电子数量。偏压可致使电子在第二栅极下方流动并且更改浮动扩散节点的电容和电荷转换因子。

根据本实用新型的又另一方面，提供了一种操作具有行控制电路和图像传感器像素的成像系统的方法，其中所述图像传感器像素包括光电二极管、浮动扩散节点以及具有第一栅极端子和第二栅极端子的电荷转移晶体管，所述方法包括：使用所述光电二极管，响应于图像光而生成电荷；以及使用所述行控制电路，控制所述电荷转移晶体管的所述第一栅极端子和所述第二栅极端子，以将所生成的电荷从所述光电二极管转移到所述浮动扩散节点。

在一个实施例中，所述方法还包括：使用所述行控制电路，向所述第二栅极端子施加第一电压偏压，其中所述浮动扩散节点响应于向所述第二栅极端子施加所述第一电压偏压而容纳第一电子数量。

在一个实施例中，所述方法还包括：使用所述行控制电路，向所述第二栅极端子施加第二电压偏压，其中所述第二电压偏压处于比所述第一电压偏压高的电压电平，其中所述浮动扩散节点响应于向所述第二栅极端子施加所述第二电压偏压而容纳第二电子数量，并且其中所述第二电子数量大于所述第一电子数量。

在一个实施例中，所述方法还包括：使用所述行控制电路，向所述第二栅极端子施加第三电压偏压，其中所述第三电压偏压处于比所述第一电压偏压高的电压电平并且处于比所述第二电压偏压低的电压电平，其中所述浮动扩散节点响应于向所述第二栅极端子施加所述第三电压偏压而容纳第三电子数量，并且其中所述第三电子数量小于所述第二电子数量并且大于所述第一电子数量。

在一个实施例中，所述第二栅极端子耦接在所述浮动扩散节点与所述第一栅极端子之间，并且所述第一栅极端子耦接在所述光电二极管与所述第二栅极端子之间。

在一个实施例中，所述方法还包括：使用所述行控制电路，向所述第一栅极端子施加负电压偏压，以在所述第一栅极端子下方的硅-二氧化硅界面处聚积空穴。

前述描述内容仅是对本实用新型原理的示例性说明，因此本领域技术人员可以在不脱离本实用新型的精神和范围的前提下进行多种修改。上述实施例可单独地或以任意组合方式实施。