一种高速DAC测试系统和方法与流程

本发明涉及光通讯光纤传输系统技术领域，特别是一种高速dac测试系统和方法。

背景技术：

当100g进入人们的视野后，如何实现现有10g系统的平稳升级成了人们讨论的关键,而双偏振相干四相相移键控(dp-qpsk)技术不仅提高了光谱利用率，而且降低了对信号链路的依赖性。

dp-qpsk的编码调制的原理是：cw激光器发射的光波通过分偏器分成两个偏振态相互正交的光波，分别用于调制两个qpsk调制器，qpsk调制器由两个马赫增德尔调制器(mzm)构成，共有4个mzm。每个mzm都由25gbps速率的基带不归零的电信号驱动。qpsk调制器的两路正交调制信号(i路和q路)，分别由一个mzm的输出信号和另一个mzm通过90°相位延迟器后的输出信号得到，再将i、q两路信号耦合在一起，就得到一束qpsk调制光信号。两个qpsk调制器分别调制两路偏振态正交的光信号，再通过合偏器将它们耦合在一起，就形成了dp-qpsk信号，最后送入光纤链路中进行传输。其中4个mzm的电驱动信号是由高速数模转换芯片产生。其提供了把数字信号转换成模拟信号已进行下一步的调制的功能。

目前的在dp-qpsk系统中测试高速dac的方法存在固有的缺陷：用硬件搭建完整的高速dp-qpsk系统非常昂贵，且dac一般集成在商用的dsp里，无法单独进行评估，同时需要开发复杂的fpga算法。

技术实现要素：

本发明的主要目的在于克服现有技术中的测试高速dac成本过高且无法单独评估的缺陷，提出一种高速dac测试系统和方法，测试方法和步骤简单、成本低。

本发明采用如下技术方案：

一种高速dac测试系统，包括

仿真模块，包括dp-qpsk信号源单元、dp-qpsk单元和光接收机，该dp-qpsk信号源单元用于产生dp-qpsk数据流，该dp-qpsk单元用于实现dp-qpsk编码调制得到dp-qpsk调制光信号；该光接收机与dp-qpsk单元相连以将dp-qpsk调制光信号进行解码和恢复；

任意波形发生器，与仿真模块相连以接收dp-qpsk数据流，输出时钟信号；

码型发生器，与仿真模块相连以接收dp-qpsk数据流，输出低速数字信号及控制信号；

高速缓存电路，与码型发生器相连，用于将低速数字信号转换为高速数字信号；

高速dac，与任意波形发生器和高速缓存电路相连，用于根据时钟信号将高速数字信号转换为高速模拟信号；

高速示波器，与高速dac相连，用于将高速模拟信号发送至仿真模块；

仿真模块接收高速模拟信号，结合dp-qpsk单元实现dp-qpsk编码调制，经光接收机进行信号解码和恢复，将恢复的信号与dp-qpsk数据流进行比对实现测试。

优选的，所述dp-qpsk单元包括激光器、分偏器、四个线性放大器、合偏器和两个qpsk调制器；该激光器持续发射激光；该分偏器接收激光器发射的光波，并输出两个正交的光波至对应的qpsk调制器；每个线性放大器接收高速模拟信号并放大后送至qpsk调制器；该两个qpsk调制器将光波和高速模拟信号进行qpsk调制并输出两路正交的qpsk调制光信号；该合偏器与两个qpsk调制器相连将两路正交的qpsk调制光信号进行耦合得到dp-qpsk调制光信号。

优选的，所述qpsk调制器包括一个分光器、两个合光器、两个mzm调制器；该分光器与所述分偏器相连将光波分为两路；该两mzm调制器分别与对应的分光器及线性放大器相连以根据高速模拟信号的变化对光波进行调制得到两路正交的调制信号；该合光器与两mzm调制器相连以将两路正交的调制信号进行耦合得到qpsk调制光信号。

优选的，所述仿真模块还包括比较单元，该比较单元与所述光接收机和所述dp-qpsk信号源单元相连以将恢复的信号与dp-qpsk数据流进行比计算信号的误码率和误差向量幅度evm。

优选的，所述仿真模块还包括labview控制单元，该labview控制单元与dp-qpsk信号源单元、所述码型发生器、所述任意波形发生器、所述高速示波器和所述dp-qpsk单元相连用于实现dp-qpsk信号源单元与所述码型发生器和所述任意波形发生器之间，所述高速示波器与所述dp-qpsk单元之间的数据交互。

优选的，所述码型发生器、所述任意波形发生器、所述高速示波器、所述仿真模块均设有支持gpib或usb或tcp/ip通讯协议的数据通讯接口。

优选的，所述码型发生器设有至少六路数字信号输出端和三路控制信号输出端。

优选的，所述任意波形发生器设有至少两路时钟信号输出端，且其采样速率大于时钟信号速率的两倍。

优选的，所述高速示波器的采样速率和带宽大于所述高速dac的速率和带宽。

一种高速dac测试方法，其特征在于，包括如下步骤：

1)通过仿真模块产生dp-qpsk数据流；

2)将dp-qpsk数据流输入码型发生器以输出低速数字信号及控制信号，及将dp-qpsk数据流输入任意波形发生器以输出时钟信号；

3)将低速数字信号转换为高速数字信号，及根据时钟信号将高速数字信号转换为高速模拟信号；

4)将高速模拟信号发送至仿真模块，仿真模块进行dp-qpsk编码调制得到dp-qpsk调制光信号；

5)光接收机对dp-qpsk调制光信号进行信号解码和恢复，再将恢复的信号与dp-qpsk数据流进行比对。由上述对本发明的描述可知，与现有技术相比，本发明具有如下有益效果：

本发明的系统和方法，通过仿真模块产生dp-qpsk数据流，将其输入码型发生器和任意波形发生器以输出低速数字信号和时钟信号，将低速数字信号转换为高速数字信号，及根据时钟信号将高速数字信号转换为高速模拟信号；再将高速模拟信号发送至仿真模块，进行dp-qpsk编码调制得到dp-qpsk调制光信号，经光接收机进行信号解码和恢复，将恢复的信号与dp-qpsk数据流进行比对，计算信号的误码率和误差向量幅度evm，实现测试和评估高速dac的性能。本发明的系统和方法单独对高速dac进行测试，实现方式和方法简单、成本低。

附图说明

图1为本发明系统的组成模块图；

图2为本发明dp-qpsk单元的组成图；

其中：10、仿真模块，11、dp-qpsk信号源单元，12、labview控制单元，13、dp-qpsk单元，14、光接收机，15、比较单元，16、激光器，17、分偏器，18、线性放大器，19、合偏器，20、qpsk调制器、21、分光器，22、合光器，23、mzm调制器，30、任意波形发生器，40、码型发生器，50、高速缓存电路，60、高速dac，70、高速示波器。

具体实施方式

以下通过具体实施方式对本发明作进一步的描述。

参照图1，一种高速dac测试系统，包括：仿真模块10、任意波形发生器30、码型发生器40、高速缓存电路50、高速dac60和高速示波器70等。

该仿真模块10包括dp-qpsk信号源单元11、labview控制单元12、dp-qpsk单元13、光接收机14和比较单元15。该dp-qpsk信号源单元11用于产生dp-qpsk数据流，并输入至任意波形发生器30和码型发生器40。该dp-qpsk单元13用于实现dp-qpsk编码调制得到dp-qpsk调制光信号。该光接收机14与dp-qpsk单元13相连以将dp-qpsk调制光信号进行解码和恢复。该比较单元15与光接收机14和dp-qpsk信号源单元11相连以将恢复的信号与dp-qpsk数据流进行比计算信号的误码率和误差向量幅度evm，实现评测高速dac60。该labview控制单元12与dp-qpsk信号源单元11、码型发生器40、任意波形发生器30、高速示波器70和dp-qpsk单元13相连用于实现dp-qpsk信号源单元11与码型发生器40和任意波形发生器30之间，高速示波器70与dp-qpsk单元13之间的数据交互，其采用txt或csv文件等数据文件来实现交换数据。labview控制单元12设有支持gpib、usb或tcp/ip通讯协议的数据通讯接口。

任意波形发生器30与仿真模块10相连以接收dp-qpsk数据流并输出时钟信号，其具有支持gpib、usb或tcp/ip通讯协议的数据通讯接口。任意波形发生器30还设有至少两路时钟信号输出端，且其采样速率大于时钟信号速率的两倍。

码型发生器40，与仿真模块10相连以接收dp-qpsk数据流，输出低速数字信号及控制信号，其具有支持gpib、usb或tcp/ip通讯协议的数据通讯接口，以及至少六路数字信号输出端和三路控制信号输出端。

高速缓存电路50，用于将低速数字信号转换为高速数字信号，其具有与码型发生器40相连的低速数字信号和控制信号输入端，以及与高速dac60相连的高速数字信号输出端。

高速dac60，与任意波形发生器30和高速缓存电路50相连，用于根据时钟信号将高速数字信号转换为高速模拟信号。其设有高速数字信号输入端、高速时钟信号输入端和高速模拟信号输出端。

高速示波器70，与高速dac60相连，用于将高速模拟信号发送至仿真模块10。其具有支持gpib、usb或tcp/ip通讯协议的数据通讯接口，及高速模拟信号输入端。高速示波器70的采样速率和带宽大于高速dac60的速率和带宽。

参照图2，dp-qpsk单元13包括激光器16、分偏器17、四个线性放大器18、合偏器19和两qpsk调制器20。该激光器16为cw激光器，仿真在一段较长时间范围内以连续方式持续发射激光。该分偏器17接收激光器16发射的光波，并输出两个正交的光波，其两输出端与两qpsk调制器20一一对应相连。每个线性放大器18通过labview控制单元12接收高速模拟信号，并对该信号的幅度进行放大后送至qpsk调制器20，使之满足后端的mzm调制器23(马赫增德尔调制器)的调制幅度要求，其中两个线性放大器18对应一个qpsk调制器20。该qpsk调制器20将光波和高速模拟信号进行qpsk调制并输出qpsk调制光信号，两个qpsk调制器20输出两路正交的qpsk调制光信号。该合偏器19与两qpsk调制器20的输出端相连将两路正交的qpsk调制光信号进行耦合得到dp-qpsk调制光信号。

其中，qpsk调制器20包括一个分光器21、两个合光器22、两个mzm调制器23。该分光器21与分偏器17一输出端相连将光波分为两路。该两mzm调制器23分别与该分光器21及对应的两线性放大器18相连，因mzm调制器23通过控制其偏置电压，可实现不同边带的调制。每个mzm调制器23根据高速模拟信号的变化对光波进行调制得到调制信号，两个mzm调制器23的相位相差90°以得到两路正交的调制信号。该合光器22与两mzm调制器23的输出端相连以将两路正交的调制信号进行耦合得到qpsk调制光信号。

该光接收机14接收dp-qpsk调制光信号进行信号解码和恢复，送至比较单元15。该比较单元15将恢复的信号与dp-qpsk数据流进行比对，计算信号的误码率和误差向量幅度evm。不同性能的高速dac60会导致最终误码率和evm的不同，由此可以测试和评估高速dac60的性能。

本发明还提出一种高速dac测试方法，包括如下步骤：

1)通过仿真模块10的dp-qpsk信号源单元11产生dp-qpsk数据流；

2)dp-qpsk数据流采用数据文件形式经labview控制单元12，通过tcp/ip协议将数据传输到码型发生器40和任意波形发生器30，码型发生器40的采样率为1ghz，存储深度为128m，其输出低速数字信号及控制信号。任意波形发生器30采样率100ghz，输出时钟50ghz，输出两路相位相差180°时钟信号。

3)将数据以100mbps的速率写入到高速缓存电路50的flash中，flash缓存可以存储1m的数据，flash有六十路数据输出通道，每路可以以5gb/s及以下的速率读出。flash的六十路数据输出通道通过并行转串行电路将六十路5gb/s数据转换为六路50gb/s数据，被测高速dac60以高速工作时钟50ghz的速率将高速缓存电路50输出的六路50gb/s数据转换成高速模拟信号。

4)高速示波器70采集被测的高速dac60输出的模拟信号，高速示波器70采样率160ghz，带宽50ghz，两路模拟输入通道，高速示波器70采集的模拟波形，通过tcp/ip协议将数据采集到labview控制单元12，进入仿真模块10进行处理，并保存为数据文件。labview控制单元12将高速模拟信号恢复为电信号发送至线性放大器18，结合dp-qpsk单元13进行dp-qpsk编码调制得到dp-qpsk调制光信号。

5)光接收机14可以对收到的信号进行恢复和解码，再和dp-qpsk信号源单元11的信号进行对比，计算信号的误码率和误差向量幅度evm。不同性能的高速dac60会导致最终误码率和evm的不同，由此，可以测试和评估高速dac的性能。

上述仅为本发明的具体实施方式，但本发明的设计构思并不局限于此，凡利用此构思对本发明进行非实质性的改动，均应属于侵犯本发明保护范围的行为。