减少定时不确定性的制作方法

本发明的示例性和非限制性实施例大体上涉及通信。

背景技术：

现代通信系统包括彼此通信的多种不同的设备和装置。通信中使用的数据速率正在稳步增加。此外，一些设备和/或装置可以被划分成单独的部分，并且必须使用高数据速率连接来连接。

这些连接中的一些利用标准化或广泛接受的接口。这样的接口之一称为通用公共无线电接口或cpri。cpri是串行接口，通常用光学介质实现，并且其支持广范围的数据速率。

装置或者装置或设备的单独部分通常可以具有独立的时钟。由单个时钟服务的区域或区段可以表示为时钟域。当数据跨越时钟域边界时，定时不确定性出现。通常，不确定性的量约为接收时钟域的一个时钟周期。定时不确定性存在问题，特别是当使用复杂线路（complexline）和前向纠错时。复杂fec需要复杂的处理，其可以包括几个时钟域交叉，并且经编码数据不包括任何明确的定时参考点。

技术实现要素：

根据本发明的一方面，提供了一种根据权利要求1的装置。

根据本发明的一方面，提供了一种根据权利要求10的方法。

在下面的附图和描述中更详细地阐述了实现的一个或多个示例。其他特征将根据描述和附图以及根据权利要求是显而易见的。

附图说明

在下文中，将参考附图通过优选实施例更详细地描述本发明，其中

图1图示了其中可以应用本发明的实施例的环境的示例；

图2是装置的示例；

图3a图示了接收帧开始点的选择；

图3b图示了发送帧开始的调整；

图4图示了cpri接口的接收部分中的本发明的实施例；

图5a图示了接收帧的简化图示；

图5b图示了发送帧的简化图示；

图6图示了cpri接口的发送部分中的本发明的实施例；和

图7a和7b图示了应用本发明的一些实施例的装置的简化示例。

具体实施方式

实施例适用于任何基站、基站的部分、网络元件、对应的组件、和/或任何通信系统或支持所需功能的不同通信系统的任何组合。

特别是无线通信中的使用的协议、通信系统、服务器和用户终端的规范快速发展。这样的发展可能需要对实施例的额外改变。因此，所有的词语和表达应当被广义地解释，并且它们意图是说明而不是限制实施例。

存在在通信系统中使用的许多不同的无线电协议。不同通信系统的一些示例是通用移动电信系统（umts）无线电接入网络（utran或e-utran）、长期演进（lte，也称为e-utra）、长期演进高级（lte-a）、第5代移动网络、基于ieee802.11标准的无线局域网（wlan）、bluetooth®、个人通信服务（pcs）。ieee是指电气与电子工程师协会。

图1图示了其中可以应用本发明的实施例的环境的非限制性示例。图1图示了基站的一种可能的实现。基站包括表示为bts100的基带处理单元和一个或多个射频单元或远程无线电头端rrh102、104、106。基带处理单元100通常使用高速光学连接108、110、112连接到射频单元，并且使用的协议接口通常是通用公共无线电接口或cpri。例如，cpri广泛地用在lte、utran和e-utran中。基站100和每个射频单元102、104、106包括cpri接口单元以及转换器和编码/解码单元114。当cpri是串行接口时，cpri接口单元114被配置为除了所需的编码/解码之外还执行串行和并行数据格式之间的转换。

在cpri规范中，给出了针对允许的定时不确定性的要求。例如，针对往返绝对精度的要求为16.276ns。这些规范限定了可以在接口上使用的编码。随着技术演进，使用的数据速率和编码方法（线路码）也演进。在目前最新的cpri规范中，线路码可以是64b66b或8b10b，并且最高线路速率已经上升到24.3gbps。该线路速率要求非常复杂的里德所罗门前向纠错编码（rs-fec）。cpri传输采用帧格式。检测cpri帧开始的复杂度使得难以当存在多个链接收发器时实现这样的不确定性要求。

通常，射频模块发送定时从源自基站的帧计数器取得。射频帧计数器根据从cprirx帧接收的定时信息进行调整。在tx方向上，cpri帧定时将具有与帧计数器的可配置偏移量。通常，定时不确定性由不同时钟域之间的时钟域交叉（cdc）引起。因此，当rf从下行链路接收定时以及当定时在cpri链中从装置转发到装置时引入定时不确定性。cpri接口单元114本身包括几个时钟域，这特别地因为它必须支持不同的数据速率和线路码。

图2图示了cpri接口单元114的示例。在该示例中，该单元包括发送（tx）200和接收（rx）202区段。此外，该单元包括物理编码子层pcs和物理介质附接子层pma。在发送侧200上，要发送的并行信号204在线路编码器206之一中进行线路编码。该单元可以支持几个线路码。如上所述，码的示例是64b66b和8b10b码。在8b10b线路码中，原始并行8位将被映射成串行链路中的10位。在64b66b线路码中，原始并行64位将被映射成串行链路中的66位。除了64b66b线路码之外，存在另外的应用的前向错误编码特征（fec）。

经线路编码的并行数据在串行器或并行到串行转换器208中被转换成串行形式。串行数据由发送器210发送。

同样地，在接收侧202上，串行数据由接收器212接收，在时钟和数据恢复单元214中执行时钟恢复，并且串行数据在解串器或串行到并行转换器216中被转换成并行形式。并行数据在线路解码器218之一中被解码。

编码器206、解码器218、串行器208和解串器216可以一起表示为转换器和编码/解码单元220。

当数据被处理时，它经历几个时钟域边界，即发生几个时钟域交叉cdc。每个边界将定时不确定性引入到信号。

在cpri中，数据以帧格式发送。帧长度为10ms。当使用具有线路码8b10b的低数据速率时，保持定时不是那么大的问题，但是随着数据速率增加和高效的编码系统被引入，问题变得严重，因为在fec被解码之前帧边界是未知的。例如，与64b66线路码有关的rs-fec编码存在困难。

本发明的实施例提出了用于其中期望信号面向多个cdc诸如在多线路码cpri链路中的情况的新的定时传播解决方案。在下文中，首先描述总体发明概念，然后分别针对发送和接收方向进行讨论。

图3a和3b是图示本发明的实施例的流程图。该图图示了在一些实施例中可以是cpri接口或cpri接口的一部分的装置的操作的示例。流程图的步骤也可以采用与图3a和3b中所图示的不同的次序。

在步骤302a中，该装置被配置为在第一时钟域中接收数据。在接收方向上，可以通过光缆或其他串行介质接收数据。因此，数据采用串行格式。可以在接收方向上在该阶段处执行串行到并行转换。数据由处理单元接收，该处理单元具有时钟或获得向该单元给予定时的时钟信号。

在步骤304a中，该装置被配置为在第一时钟域中选择数据单元作为帧开始点，并将关于该选择的信息发送到第二时钟域中的帧计数器。

在接收方向上，帧开始点是虚拟开始点，因为帧的实际开始点在该阶段处尚未知晓。

在实施例中，将数据位插入到数据中以标记所选择的帧开始点。

在步骤306a中，该装置被配置为在解码单元中对数据执行编码或解码。解码单元包括几个时钟域。

在步骤308a中，该装置被配置为在解码单元的输出处获得所选择的帧开始点的位置。

并行格式数据在发送方向上被编码。过程涉及几个时钟域，并且数据经历几个时钟域交叉，这增加了定时不准确性。

在步骤310a中，该装置被配置为利用所获得的所选择的帧开始点的位置和帧计数器中的信息来确定编码或解码数据的正确帧开始点的定时。

图3b描述了发送方向上的示例。

在步骤302b中，该装置被配置为配置发送帧开始定时。即，选择给定的帧开始点。在实施例中，将数据位插入到数据中以标记所选择的帧开始点。

在步骤304b中，该装置被配置为使要发送的包括帧开始的数据流通过编码单元。此处，发生几个时钟域交叉。

在步骤306b中，该装置被配置为直接从系统时钟域获得定时偏移量。

在步骤308b中，该装置被配置为根据定时偏移量来调整fifo读取指针。

在步骤310b中，发送的帧开始与在pma时钟域中配置的相同。

在下文中，分别研究接收和发送方向的示例实施例。

图4图示了cpri接口的接收部分中的本发明的实施例。串行格式信号由pma时钟域402中的接收器400从诸如光缆的串行介质接收。接收器可以是现有技术的接收器。

串行格式数据在串行到并行转换器404中被转换成并行形式。

在pma时钟域中，选择假定为帧开始点的数据单元。如所述的，在cpri信号中采用帧格式，并且帧为10ms长。图5a是帧500的简化图示。在该阶段处，帧的实际开始点502a是未知的。帧的虚拟开始点504a可以从帧的数据单元中自由地选择。在实施例中，在所选择的位置中将位插入到数据中以标记帧的虚拟开始点。

关于虚拟帧开始的选择的信息406被发送到cpri接口的系统时钟域408中的帧计数器。在系统时钟域处，时钟周期不确定性被引入到帧的虚拟开始点，因为存在时钟域交叉。

接收的信号被馈送到接收器的解码单元410，在其中执行线路码解码和可能的fec解码。操作涉及时钟域边界的几个交叉，因此引入了定时不确定性。图5a还示出了在解码单元的输出处的帧506的简化图示。在解码期间确定实际帧开始点502b。

虚拟开始点504b自然地经过相同的解码过程和相同的时钟域交叉。然而，由于信息406，帧计数器觉知虚拟帧开始具有一个时钟周期不确定性。通过将位置502b与到位置504b的位置进行比较，可以确定定时偏移量508，并确定实际帧开始的定时。同时，可以检测在转换器和解码单元中发生的任何其他延迟。

在实施例中，利用定时偏移量508的知识，可以校正并行格式数据的定时。

图5b图示了发送方向。在发送方向上，pma时钟域中的帧开始发送定时被配置为512a。由于编码单元中的多时钟域所引起的不确定性，pma时钟域中的经编码帧开始定时为512b。512a和512b之间的偏移量516用pma时钟周期来测量。该装置可以根据所测量的偏移量516调整帧开始定时，然后最终发送帧开始定时514b将与配置的514a相同。经调整的时间518是帧长度的多个整数倍。

图6图示了cpri接口的发送部分中的本发明的实施例。可以确定实际帧开始点并将其发送600到pma时钟域中的帧计数器。在pma时钟域处，将一个时钟周期不确定性引入到帧的开始点，因为存在时钟域边界。

在发送器侧的编码单元602中对数据执行线路编码和可能的fec编码。操作涉及时钟域边界的几个交叉，因此引入了定时不确定性。在编码单元的输出处，信号604被取到pma时钟域中的先进先出缓冲器fifo605。

在fifo中，存在一个额外的标志位作为相同地址中的数据单元是帧开始数据单元的指示。初始fifo读取指针可以是fifo605的中间地址。没有标志位的fifo输出将被发送到并行到串行转换器608，并且fifo输出标志位607将被发送到偏移量检测单元606中。

配置定时512a与当前定时512b之间的定时偏移量516应被报告603给配置单元611。配置单元611可以调整fifo605读取指针以使配置定时514a和发送定时514b具有相同的时钟周期。因此，成功地调整实际帧开始点的位置。

在该阶段处，开始点600的配置位置处于pma时钟域中，已知具有一个时钟周期不确定性。因此，可以在具有一个时钟周期不确定性的情况下在pma时钟域中确定606由转换器和编码单元602的不同时钟域所引起的定时不确定性，所谓的定时偏移量。同时，可以检测在转换器和编码单元中发生的任何其他延迟。

要发送的数据在并行到串行转换器608中被转换成串行形式，并由收发器609发送。

在实施例中，可以基于所确定的定时偏移量来调整串行格式数据的定时。

利用所提出的解决方案，定时不确定性是接收侧中的系统时钟域的一个时钟周期和发送侧中的pma时钟域的一个时钟周期，而不管转换器和编码/解码阶段中的时钟域交叉的量如何。因此，即使当cpri支持各种不同的线路码并应用rs-fec时，定时偏移量也保持固定。

图7a图示了实施例。该图图示了应用本发明的实施例的装置的简化示例。在一些实施例中，该装置可以是基站100或基站的一部分。

应当理解，该装置在此被描绘为图示一些实施例的示例。对于本领域技术人员显而易见的是，该装置还可以包括其他功能和/或结构，并且不是所有描述的功能和结构都需要。虽然该装置已被描绘为一个实体，但是可以在一个或多个物理或逻辑实体中实现不同的模块和存储器。

该示例的装置包括被配置为控制装置的操作的至少部分的控制电路700。

该装置可以包括用于存储数据的存储器702。此外，存储器可以存储可由控制电路700执行的软件704。存储器可以集成在控制电路中。

该装置还包括接口电路706，所述接口电路706被配置为将该装置连接到通信系统的其他设备和网络元件，例如连接到其他对应的装置和连接到远程无线电头端。接口可以提供有线或无线连接。例如，接口可以是用光缆实现的cpri接口。

软件704可以包括包含程序代码部件的计算机程序，所述程序代码部件适于使装置的控制电路700在第一时钟域中接收数据；在第一时钟域中选择数据单元作为帧开始点，并将关于该选择的信息发送到第二时钟域中的帧计数器；在编码/解码单元中对数据执行编码或解码，编码/解码单元包括几个时钟域；在编码/解码单元的输出处获得所选择的帧开始点的位置，并利用所获得的所选择的帧开始点的位置和帧计数器中的信息来确定编码/解码数据的正确帧开始点的定时。

图7b图示了实施例。该图图示了应用本发明的实施例的装置的简化示例。在一些实施例中，该装置可以是基站100的远程无线电头端102或远程无线电头端的一部分。

应当理解，该装置在此被描绘为图示一些实施例的示例。对于本领域技术人员显而易见的是，该装置还可以包括其他功能和/或结构，并且不是所有描述的功能和结构都需要。虽然该装置已被描绘为一个实体，但是可以在一个或多个物理或逻辑实体中实现不同的模块和存储器。

该示例的装置包括被配置为控制装置的操作的至少部分的控制电路720。

该装置可以包括用于存储数据的存储器722。此外，存储器可以存储可由控制电路720执行的软件724。存储器可以集成在控制电路中。

该装置还包括接口电路726，所述接口电路726被配置为将该装置连接到通信系统的其他设备和网络元件，例如连接到基站和/或连接到其他远程无线电头端。接口可以提供有线或无线连接。例如，接口可以是用光缆实现的cpri接口。

该装置还可以包括收发器728。收发器可操作地连接到控制电路720。其可以连接到天线布置（未示出）。收发器可以提供基站的空中接口。

软件724可以包括包含程序代码部件的计算机程序，所述程序代码部件适于使装置的控制电路720控制装置在第一时钟域中接收数据；在第一时钟域中选择数据单元作为帧开始点，并将关于该选择的信息发送到第二时钟域中的帧计数器；在编码/解码单元中对数据执行编码或解码，编码/解码单元包括几个时钟域；在编码/解码单元的输出处获得所选择的帧开始点的位置，并利用所获得的所选择的帧开始点的位置和帧计数器中的信息来确定编码/解码数据的正确帧开始点的定时。

这些实施例可以应用于许多不同的通信系统中，诸如lte或lte-a。合适的通信系统的另一个示例是5g概念。5g可能使用多输入多输出（mimo）天线，与lte（所谓的小小区概念）相比更多的基站或节点，包括与较小站协作地操作的宏站点，并且也可能采用各种无线电技术以得到更好的覆盖和增强的数据速率。5g可能将由多于一个无线电接入技术（rat）组成，每个无线电接入技术针对某些用例和/或频谱优化。5g移动通信将具有更广范围的用例和相关应用，包括视频流送、增强现实、不同方式的数据共享和各种形式的机器类型应用，包括车辆安全、不同的传感器和实时控制。预期5g具有多个无线电接口，即低于6ghz、cmwave和mmwave，并且可与现有的传统无线电接入技术（诸如lte）集成。至少在早期阶段中可以实现与lte的集成作为系统，其中由lte提供宏覆盖并且5g无线电接口接入通过聚合到lte而来自小小区。换句话说，5g计划支持rat间可操作性（诸如lte-5g）和ri间可操作性（无线电接口间可操作性，诸如低于6ghz-cmwave、低于6ghz-cmwave-mmwave）二者。被认为在5g网络中使用的概念之一是网络分片，其中可以在同一基础结构内创建多个独立和专用的虚拟子网络（网络实例）来运行对延迟、可靠性、吞吐量和移动性具有不同要求的服务。

上文和附图中描述的步骤和相关功能不以绝对按时间顺序排列的次序，并且步骤中的一些可以同时或以与给定次序不同的次序执行。还可以在步骤之间或在步骤内执行其他功能。步骤中的一些也可以省去或用对应的步骤替换。

能够执行上述步骤的装置或控制器可以被实现为可以包括工作存储器（ram）、中央处理单元（cpu）和系统时钟的电子数字计算机。cpu可以包括一组寄存器、算术逻辑单元和控制器。控制器由从ram传递到cpu的一系列程序指令控制。控制器可以包含用于基本操作的许多微指令。微指令的实现可能取决于cpu设计而变化。程序指令可以由编程语言进行编码，编程语言可以是诸如c、java等的高级编程语言，或诸如机器语言或汇编器的低级编程语言。电子数字计算机还可以具有操作系统，其可以向用程序指令编写的计算机程序提供系统服务。

如本申请中所使用的，术语“电路”是指所有以下内容：（a）仅硬件电路实现，诸如仅模拟和/或数字电路中的实现，以及（b）电路和软件（和/或固件）的组合，诸如（当适用时）：（i）（多个）处理器的组合或（ii）包括一起工作以使装置执行各种功能的（多个）数字信号处理器、软件和（多个）存储器的（多个）处理器/软件的部分，以及（c）电路，诸如（多个）微处理器或（多个）微处理器的部分，其需要软件或固件以用于操作，即使软件或固件不物理地存在。

“电路”的限定适用于该术语在本申请中的所有使用。作为另一示例，如本申请中所使用的，术语“电路”还将覆盖仅处理器（或多个处理器）或处理器的一部分及它的（或它们的）附随的软件和/或固件的实现。术语“电路”还将覆盖（例如并且如果适用于特定元件的话）用于移动电话的基带集成电路或应用处理器集成电路、或者服务器、蜂窝网络设备或另一网络设备中的类似集成电路。

实施例提供一种体现在分布介质上的计算机程序，包括当加载到电子装置中时被配置为控制该装置执行上述实施例的程序指令。

计算机程序可以采用源代码形式、目标代码形式或采用某种中间形式，并且其可以存储在可以是能够承载程序的任何实体或设备的某种载体中。这样的载体包括例如记录介质、计算机存储器、只读存储器和软件分布包。取决于所需的处理能力，计算机程序可以在单个电子数字计算机中执行，或者其也可以分布在多个计算机之间。

装置还可以被实现为一个或多个集成电路，诸如专用集成电路asic。其他硬件实施例也是可行的，诸如由单独的逻辑组件构成的电路。这些不同实现的混合也是可行的。当选择实现的方法时，本领域技术人员将考虑例如针对装置的尺寸和功耗、必要的处理容量、生产成本和生产量所设置的要求。