一种应用于CMOS图像传感器的列读出电路的制作方法

本发明属于集成电路设计技术领域，具体涉及一种应用于CMOS图像传感器的列读出电路。

背景技术：

随着CMOS工艺的不断发展，CMOS图像传感器的应用范围因其低功耗、简单供电电源、高集成度、低成本等特点而日益变得广泛。随着成像质量要求的不断提高，图像传感器的像素数量和帧频不断增加，对与之配套的读出电路的精度和速度提出更高要求，因此提高读出电路的动态范围和转换频率是CMOS图像传感器技术必须解决的技术问题。在现有技术条件下，读出电路分为全局读出电路、列读出电路和像素点读出电路，列读出电路折衷芯片面积与读出速度，其主要由放大器和模数转换器组成，为了将列读出电路集成到图像传感器，需要在尽量小的面积条件下，实现一定的精度和速度。模数转换器的动态范围除以放大器的增益加上放大器的本身动态范围水平为读出电路的整体动态范围水平，提升读出电路的动态范围主要取决通过提升放大器的动态范围。综上所述，在提升放大器动态范围的基础上提出相应配合的模数转换器是提升读出电路动态范围的关键策略。

如图1和图2所示，CMOS图像传感器中每次某个像素点被选中时，该像素点先后输出复位电压值Vrst和信号电压值Vsig，经过可编程增益放大器，先后输出基准电压VREF和(Vsig-Vrst)C2/C1+VREF。模数转换器将可变增益放大器的模拟输出先后两次转换成数字量提供给成像装置，两次转换的数字量相减结果表示图像传感器接受到的光强信息。根据CMOS图像传感器像素点原理，Vsig值始终小于Vrst值，所以Vsig与Vrst差值是单端单极性的信号，通过可编程增益放大器放大Vsig与Vrst的差值提供给模数转换器的电压范围至多是0至VREF。

该读出电路技术在用于宽动态范围、高帧频的图像传感器时，存在一系列限制：(1)该技术采用单端电路结构，其动态范围受限于最大输出电压和整体噪声水平，最大输出电压受限于电路的供电电压，随着CMOS工艺节点逐步变小，可以承受的供电电压也逐步变小；因此，提升其动态范围只能通过进一步减少整体噪声水平。(2)单端结构的可编程增益放大器和模数转换器受到偏置电路噪声与共模噪声的影响，需要设计相应的低噪声偏置电路与共模电压源提供给列读出电路使用。(3)模数转换器先后两次将可编程增益放大器的模拟输出电压转换成数字量，并且求出两者的差提供给成像装置，每进行一次像素点信号采样需要占用两次模数转换器的转换时间，限制整体的帧频。综上所述，单端结构列读出电路受限于结构本身，难以实现宽动态范围和高帧频特性。

技术实现要素：

鉴于上述，本发明提供了一种应用于CMOS图像传感器的列读出电路，其利用具有分时分块采样和开关电容电平平移技术的可编程增益放大器将像素点输出电压转换成更大幅值的双端双极性信号，能够提高信号的动态范围。

一种应用于CMOS图像传感器的列读出电路，包括可编程增益放大器和模数转换器，其中：

所述可编程增益放大器用于接收图像传感器中像素点电路输出的用于反映其电路中光检测器所接受光强大小的单端单极性电压信号VPIXEL，进而利用分时分块采样技术和开关电容电平移位技术将单端单极性电压信号VPIXEL通过全差分放大器转换成双端双极性的差分电压信号，该差分电压信号反映了单端单极性电压信号VPIXEL的变化量；

所述模数转换器用于将双端双极性的差分电压信号转换成数字信号，以提供给成像设备。

进一步地，所述可编程增益放大器包括十个开关S1～S10、四个普通电容C1～C4、两个可变电容C5～C6和一个全差分放大器；其中，开关S1的一端与开关S6的一端相连并接单端单极性电压信号VPIXEL，开关S1的另一端与电容C1的一端、电容C2的一端以及开关S4的一端相连，电容C1的另一端接地，电容C2的另一端与开关S2的一端以及开关S3的一端相连，开关S2的另一端接地，开关S3的另一端接外部基准电压信号VREFBOT，开关S6的另一端与电容C3的一端、电容C4的一端以及开关S9的一端相连，电容C3的另一端接地，电容C4的另一端与开关S7的一端以及开关S8的一端相连，开关S7的另一端接地，开关S8的另一端接外部基准电压信号VREFTOP，开关S4的另一端与开关S5的一端、电容C5的一端以及全差分放大器的反相输入端相连，开关S9的另一端与开关S10的一端、电容C6的一端以及全差分放大器的正相输入端相连，开关S5的另一端与电容C5的另一端以及全差分放大器的正相输出端相连并输出其中一路差分电压信号，开关S10的另一端与电容C6的另一端以及全差分放大器的反相输出端相连并输出另一路差分电压信号。

进一步地，所述可编程增益放大器的工作周期为18T，T为单位时间间隔即模数转换器的时钟周期，在一个工作周期中可编程增益放大器的开关动作时序如下：

0时刻，开关S1和S7闭合，开关S2、S4和S6断开；

7T时刻，开关S2和S7闭合，开关S1、S4和S6断开；

8T时刻，开关S2和S6闭合，开关S1、S4和S7断开；

15T时刻，开关S2、S4和S7闭合，开关S1和S6断开，并保持到18T时刻进入下一工作周期，本工作周期的18T时刻即为下一工作周期的0时刻，开关S2与S3的开关相位互补，开关S4与S5的开关相位互补，开关S7与S8的开关相位互补，开关S4与S9的开关相位同步，开关S5与S10的开关相位同步。

基于上述技术方案，本发明的有益技术效果如下：

(1)本发明通过采用分时分块采样和开关电容电平移位技术的可编程增益放大器，将像素点输出的单端单极性电压转换成双端双极性电压以提高列读出电路的最大输出电压范围，从而进一步提升列读出电路的动态范围。

(2)本发明通过采用四个基准电压实现配合双端双极性输出的可编程放大器的小面积全差分输入范围两步式逐次逼近模数转换器进行模数转换，通过N位的互补电容阵列可以实现2N位的模数转换器，2N至N+1位采用两个基准电压，N至1位采用具有相应比例关系的另外两个基准电压。

(3)本发明可编程增益放大器采样与逐次逼近模数转换器模数转换同时进行，可编程增益放大器放大与逐次逼近模数转换器模数采样同时进行，将一行转换时间缩减到一个模数转换采样转换时间，从而提升读出电路的速度。

因此，将本发明列读出电路应用到CMOS图像传感器中，可以进一步提升图像传感器的动态范围和帧频，实现更加快速和清晰的成像效果。

附图说明

图1为应用于CMOS图像传感器的单端结构列读出电路结构原理图。

图2为应用于CMOS图像传感器的单端结构列读出电路中关键信号的时序波形示意图。

图3为本发明列读出电路的结构示意图。

图4为本发明列读出电路中关键信号的时序波形示意图。

图5为差分式输入逐次逼近模数转换器的简化电路示意图。

具体实施方式

为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案进行详细说明。

本发明列读出电路构成如图3所示，其由可编程增益放大器采样电容C1、C2、C3、C4与可变放大电容C5、C6、全差分放大器U1与逐次逼近型模数转换器U2组成。该读出电路的关键时序波形如图4所示，在一行转换时间内，通过可编程增益放大器的采样电容分时分块对像素点电路输出的单端信号进行采样。在曝光阶段，Vsig信号和VREFBOT基准信号被采样到一侧采样电容C1、C2；而在复位阶段，Vrst信号和VREFTOP基准信号被采样到另外一侧采样电容C3、C4；通过将采样电容连接至基准电压的一端切换到地，并且选择合适的电容比例，可以将Vrst与Vsig的差值平移到以零为中心、两端对称的双极性信号。之后通过可变放大电容C5和C6实现放大至差分输入模数转换器所需要的最大幅值差分信号。

本发明利用四个基准电压实现与可编程增益放大器配合的小面积全差分输入范围两步式逐次逼近模数转换器模数转换器，通过N位的互补电容阵列可以实现2N位的模数转换器，进而利用模数转换器的采样与可变增益放大器的放大同一时间进行，模数转换器的模数转换与可变增益放大器的分时分块采样同一时间进行，通过同时工作模式，将一行转换时间缩短至一个模数采样与转换时间。

如图4所示，分时工作模式下在一行的转换时间内需要完成第N-1行可编程增益放大器的放大和第N行可编程增益放大器的采样以及第N-1行模数转换器的采样与放大。

每一行转换时间为t0至t4，在t0至t1时间内差分放大器U1对C1、C2、C3、C4采样第N-1行像素点获得的电荷转移到可变增益电容C5和C6上进行放大，同时逐次逼近电容阵列的模数转换器U2对该放大电压进行采样。在t1至t5时间内，模数转换器对第N-1行像素点进行模数转换过程，同时可编程增益放大器对第N行像素点进行采样。在t1至t2时间内，通过C1与C2采样电容对第N行像素输出的信号电压Vsig以及模数转换器的一个基准电压VREFBOT进行采样，后像素点被复位。在t3至t4时间内，C3与C4采样电容对第N行像素输出的复位电压Vrst以及模数转换器的另一个基准电压VREFTOP进行采样。t4时刻之后，进入下一行的转换时间，在t4至t5时间内第N行被可编程增益放大器采样到的信号被电平转移和放大提供给模数转换器进行采样。

利用采样电容C1、C2、C3、C4分时分块采样Vsig、Vrst、VREFTOP和VREFBOT，选择合适的电容比例，通过切换电容的开关连接，将原本连接到VREFTOP与VREFBOT的电容切换到地，可以将Vsig与Vrst的差值进行电平平移，将Vsig与Vrst差值平移到以0位中心点，正负两端对称的双极性信号。利用可变增益电容C5和C6将平移后的Vsig与Vrst差值放大到-(VREFTOP-VREFBOT)至(VREFTOP-VREFBOT)范围，与后续的全差分输入范围的模数转换器相匹配，充分利用电压幅度范围。

图5为两步式互补电容阵列全差分输入范围逐次逼近模数转换器，其可以通过7位的互补电容阵列实现14位模数转换器，覆盖-(VREFTOP-VREFBOT)至(VREFTOP-VREFBOT)输入范围。该模数转换器由比例电容、比较器、逐级逼近逻辑以及两对模拟基准电压构成，通过电容可以采样可编程增益放大器的输出电压。模数转换器的高位转换结果是通过在比例电容一端切换VREFTOP和VREFBOT基准电压，实现逐位比较；模数转换器的低位转换结果是通过将比例电容一端的VREFTOP和VREFBOT切换成VREFTOP_128与VREFBOT_128的基准电压，实现逐位比较，VREFTOP_128与VREFBOT_128与VREFTOP和VREFBOT之间存在比例关系实现低位比较。ULS信号用于切换高低位转换，ULS信号将负端电容阵列中除辅助电容之外电容连接的基准电压VREFTOP和VREFBOT切换成相应的VREFTOP_128和VREFBOT_128，而负端电容阵列中的辅助电容是从VREFTOP切换到VREFBOT_128，保证比较器负端输入电压不变。同时，正端电容的连接关系保持不变，比较器正端输入电压亦不变；在低位比较时，正端电容的基准电压连接可以从VREFTOP或VREFBOT增加到VREFTOP_128或VREFBOT_128，而负端电容可以从VREFTOP_128或VREFBOT_128减小到VREFTOP或VREFBOT，从而构造出相应位的比较电压值，且两对基准电压满足以下关系：

VREFBOT_128＝(VREFTOP-VREFBOT)/128+VREFBOT

VREFTOP_128＝(VREFTOP-VREFBOT)/128+VREFTOP

上述对实施例的描述是为便于本技术领域的普通技术人员能理解和应用本发明。熟悉本领域技术的人员显然可以容易地对上述实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。