本发明属于信息与通信工程中的宽带数字接收机领域，具体涉及一种基于多相结构的高效mwc压缩采样数字接收机结构的实现方法。
背景技术
宽带数字接收机因具有高截获概率、灵活的数字化处理、方便的存储和数据回放等优点已经被广泛应用到雷达、通信等领域。随着电子侦察所面临的电磁环境越发复杂不断升级，现代电子战中雷达多采用抗干扰、高分辨、大带宽的低截获雷达信号来提升自己的战场生存能力。然而传统信道化宽带数字接收机结构大多采用均匀信道化结构，即一旦信道划分后，信道宽度就不可改变，针对宽带雷达信号会产生严重的跨信道问题，导致信道判决出现错误，增加了后续信号检测与识别的难度。并且传统信道化宽带数字接收机的采样频率或需要满足奈奎斯特第一定律或需要满足带通采样定理，因此对于中频宽带信号需要较高的采样频率，而过高的采样频率会产生大量的数据使后续的信号处理的数据量过于庞大。
目前处理跨信道问题的方法多集中于构建重构滤波器对信号进行重构或构建非均匀滤波器组，但是在能量判决的过程中因不具有自适应性的能力导致重构不完整或信道判决出错。2010年mishalim.等人提出的压缩采样调制宽带转换mwc结构作为目前最为成功的压缩采样结构。哈尔滨工程大学的陈涛课题组于2016年成功扩展到离散数字领域，用于宽带数字接收机的设计。该接收机结构利用频域稀疏信号的特点，实现了欠奈奎斯特采样，从而节省了存储空间，并且减少了分支路数，降低了系统复杂度，最重要的是结构本身成功地解决了跨信道问题。但在数据采样后其混频和抽取模块需要在高速状态下进行信号处理，而现实中的fpga器件无法工作在过高的数据速率状态。如xinlinx公司最新的virtex-7系列和kintex-7系列最高只能处理300mhz-500mhz的数据速率，而e2v公司生产的ev12aq600型号高速adc的最高采样速率已经可以达到6ghz。这使得mwc结构的数字宽带接收机结构在fpga上的实现变得非常困难。因此mwc结构数字宽带接收机的整体降速成为了其现在所面临的亟待解决的问题。
针对这一问题，本发明将mwc结构的压缩采样宽带数字接收机在结构上进行改进，利用信号抽取前移时的恒等关系将抽取模块提前，使整个数字接收机结构工作在数据速率较低的状态下，为工程上的fpga硬件实现奠定基础。最终将改进后的高效mwc结构接收机的输出和传统mwc结构接收机的输出进行了对比，验证了整体工作在低速状态的新结构mwc数字宽带接收机的正确性和可行性。
技术实现要素：
本发明的目的在于将mwc结构的压缩采样宽带数字接收机在结构上进行改进，利用信号抽取前移时的恒等关系将抽取模块提前，使整个数字接收机结构工作在数据速率较低的状态下，为工程上的fpga硬件实现奠定基础。
本发明的目的是这样实现的：
本发明的有益效果在于：本发明改进了原有的mwc压缩采样数字接收机结构，在保证了整个数字接收机正常工作的前提下，通过信号的抽取变化关系将抽取模块提前到整个接收机的最前端，使整个数字接收机系统工作在低速状态下，为后续现实工程中利用fpga实现mwc压缩数字接收机的构建奠定了基础，改进后的mwc结构数字接收机更具有实际应用价值。
附图说明
图1为高效多相mwc接收机总体结构框图；
图2为高效多相mwc接收机支路结构框图；
图3为原始mwc接收机总体结构框图；
图4为多相滤波抽取提前示意图；
图5为并行相乘模块示意图；
图6为两种接收机输出对比图。
具体实施方式
下面结合附图1-6对本发明做进一步的描述：
本发明是对原有的mwc压缩采样数字接收机结构进行改进实现的，结构整体采用多路形式，本发明是对原有的mwc压缩采样数字接收机结构进行改进实现的，结构整体采用多路形式，在原有的mwc接收机结构基础上将抽取模块前移到整个数字接收机的最前端，使整个系统工作在较低的数据速率下，使整个系统更适于在fpga上的硬件实现，为基于mwc压缩采样接收机结构的电子侦察系统的物理实现奠定了基础。本发明构建了由mp个混频元素和多相滤波器结构组成的支路结构，通过抽取器前移到滤波器前的恒等变换关系以及抽取后数据和混频序列主值元素的对应关系将抽取器前移至支路最前端。并且多个支路联合构成了整体的基于多相结构的高效mwc压缩采样数字接收机。本发明针对mwc数字接收机的结构特点构建了新的多相结构。在原有的多相滤波结构中加入数字混频元素，将整体mwc支路结构包含在多相结构中，从而构成高效多相mwc数字接收机结构。
每一个支路包括以下三个模块：串并转换模块、并行相乘模块、多相低通滤波模块。改进后的整体结构如图1所示，每一路的结构如图2所示。
本发明中首先对要截获的信号利用高速adc进行采样，得到离散化的数据。将离散化的数据同时输入到基于多相的高效mwc数字接收机结构中的每一个支路中。在每个支路中，首先将离散化的信号数据输入到串并转换模块中，将数据转换成mp路并行数据，每路两个数据之间间隔mp个元素。将模块输出的并行数据输入到并行相乘模块中。在并行相称模块中，每路数据和对应的混频元素相乘，完成混频操作，将信号混频到所有的子带上并输出混频后的数据。将混频后数据输入到多相低通滤波器模块中，与每一路的滤波器系数进行卷积运算，从而将基带的信号滤出。最终得到高效多相mwc数字接收机的一个支路的输出。再将多路输出对比求得信号所在原始子带号，从而完成对信号的接收。
本发明适用的条件为：
(1)输入信号为宽带中频adc采样信号，可适用常规信号、二相编码信号、四相编码信号、线性调频信号、非线性调频信号等。
(2)模拟信号x(n)采样序列要满足奈奎斯特采样定理或带通采样定理，可以被ad采集成数字信号。
(3)整体mwc结构满足m≥nlog2(mp/n)条件，其中m为整体结构所需分支路数，n为信号的稀疏度，mp为结构抽取倍数。
(4)采样数据速率高于fpga芯片所能处理的最高速率。
下面对改进后的结构和改进原理进行说明：
(1)传统mwc压缩采样数字接收机结构
传统的mwc压缩采样数字接收机结构如图3所示。结构所采用的混频序列为循环移位的周期性伪随机序列
对于结构中的某一支路来说，采样得到的离散信号经过混频后，接收机的监测带宽被分割为mp个子带，信号的信息被混频到所有子带中。混频后信号经过带宽为子带带宽的锐截止低通滤波器得到含有信号信息的基带信号，并对基带信号进行mp倍抽取，得到接收机一个支路的输出。
假设mwc压缩采样宽带数字接收机在短时采样脉冲下仅接收到一个信号，采样频率为fnyq，接收机监测带宽为
x[n]＝s[n]+η[n],0≤n＜n(1-1)式中，x[n]为接收信号，s[n]为接收信号中有用信号分量，η[n]为接收信号中高斯白噪声分量，其均值为0，方差为σ2，n为原始信号采样点数。则最终通过推导可以得到接收机一个支路的输出为：
式中，m为分支路数，mp为抽取倍数，tnyq＝1/fnyq为信号采样时间间隔，k为子带索引号，fp＝fnyq/mp为抽取后采样频率，ts＝1/fp为抽取后采样时间间隔。
从图3中不难看出在抽取模块之前的混频模块和滤波模块都工作在高速的采样信号速率下，这使得整体结构在fpga上较难实现，本发明根据传统mwc压缩采样数字接收机结构的特点将抽取模块逐渐前移，以降低每个模块的数据速率。
(2)多相滤波抽取前移
低通滤波器的单位脉冲响应可以根据z变换后的结构表示成多相表示形式，并将抽取器前移到多相滤波器之前，根据前移过程中涉及到的一个恒等变换关系，可以将mwc压缩采样接收机结构中一个支路的多相形式变换成如图4所示的形式。下面给出理论上的推导过程。
给定低通滤波器的单位脉冲响应h(n)，令n＝0～n，则其z变换为：
记
则有
进行将mp倍抽取器前移到多相形式的低通滤波器之前的变换，根据抽取前移的恒等变换关系，变换之后滤波器的z变换为：
即可得到如图4所示的多相滤波抽取前移结构。
(3)并行相乘及抽取前移
混频所用的周期伪随机序列的公式可以表示为：
式中，
由于每一路的混频信号是主值序列p1[n]以mp为周期进行周期延拓所得的周期性伪随机序列
则此时的多相结构的单位脉冲响应的z变换变成为：
式中，p[l]为该支路混频序列主值元素中的第l个元素。
若记
则仍可以将多相结构的单位脉冲响应的z变换表示成公式(1-6)的形式。
由于，将混频模块转换为了并行相乘模块。因此，多相结构中的每一相所乘的元素为一个常数。从而可以将抽取模块提前到并行相乘模块之前，得到最终的如图2所示的mwc数字接收机支路多相结构。
(4)串并转换
通过前面的推导，本发明已经将抽取器提到了混频器的前面，也就是整个结构的最前面。针对adc采样回来的数据，为了配合后续的混频模块和多相低通滤波器模块，对其进行mp路的串并转换操作。即将采样得到的一路信号数据转换成mp路，每一路相邻两点数据与于原来串行每隔mp点数据一致。这样对于并行每一路的数据而言，就相当于进行了mp倍的抽取，从而完成抽取模块的功能，构成如图2所示的多相mwc压缩采样数字接收机结构。
串并转换之后数据的z变换为：
式中，xl(n)为串并转换之后的数据。
图6给出了改进后的高效mwc结构宽带数字接收机单路输出和原始mwc结构宽带数字接收机单路输出的对比。其中用星号表示输出数值点的红色曲线为原始mwc压缩采样数字接收机的输出，用圆圈表示输出数值点的蓝色曲线为基于多相结构的高效mwc压缩采样数字接收机的输出。从图6中可以看出两者的输出相同，从而验证了改进后的基于多相结构的高效mwc结构宽带数字接收机的正确性。
这里必须指出的是，本发明中给出的其他未说明的参数解释和公式运算因为都是本领域的公知结构，根据本发明所述的名称或描述，本领域技术人员就能够找到相关记载的文献，因此未做进一步说明。本方案所公开的技术手段不仅限于上述实施方式所公开的技术手段，还包括由以上技术特征任意组合所组成的技术。