多通道数据发送装置、接收装置、传输系统及传输方法与流程

本申请涉及通信技术领域，特别是涉及一种多通道数据发送装置、接收装置及、数据传输系统及传输方法。

背景技术：

随着经济的飞速发展，人们对通信质量的需求也在呈指数级上升，在无线通信及信号处理中，所需要处理的信号带宽、信号规模越来越大，因此对系统数据采集的采样速率、系统的传输速率要求也越来越高。

mimo(多输入多输出技术)始于无线通信领域，其原理为在发送端采用多个天线同时发送数据，在其接收端采用多个天线接收数据。而高速串行技术拥有高性能、低成本、简易设计等诸多优点，不仅克服了并行传输的速率瓶颈，而且节约了i/o资源，被广泛的应用于各种通信领域。

发明人发现，在传统技术中，存在传输速率较低的技术问题，已逐渐无法满足当前人们日益增长的通信需求。

技术实现要素：

基于此，有必要针对传统技术中传输速率较低的技术问题，提供一种多通道数据发送装置、接收装置、传输系统及传输方法。

一方面，本发明实施例提供一种多通道数据发送装置，包括：

数据采集ad模块，用于将通过多个天线采集到的模拟信号转换为数字信号，以得到若干路以第一速率传输的第一iq正交数据；

cpri协议组帧映射模块，用于接收若干路所述第一iq正交数据，并基于cpri协议对若干路所述第一iq正交数据进行组帧映射处理以得到以第二速率传输的并行的数据帧；

gtx高速传输发送模块，用于接收所述以第二速率传输的并行的数据帧，并将所述以第二速率传输的并行的数据帧转换为以第三速率传输的串行信号；

光传输发送模块，用于接收所述以第三速率传输的串行信号，并将所述以第三速率传输的串行信号转换为光信号，以使所述光信号进入与所述光传输发送模块连接的光纤中传输。

在其中一个实施例中，所述cpri协议组帧映射模块包括依次串联的并串转换模块、cpri协议组帧模块及cpri协议插入控制字模块；所述并串转换模块，用于将以所述第一速率传输的若干路所述第一iq正交数据转换为以第二速率传输的第二iq正交数据；所述cpri协议组帧模块，用于基于cpri协议将所述第二iq正交数据映射至以所述第二速率传输的基帧数据中，所述基帧数据包括第一预设数量的数据位，所述基帧数据中不足的数据位由第二预设数量的控制符和第三预设数量的间隔插入符补充；所述cpri协议插入控制字模块，用于在所述第二预设数量的控制符对应的数据位处插入对应的k码控制符及状态控制符。

在其中一个实施例中，所述数据采集ad模块包括2n个模拟输入端、射频捷变收发器以及8n个数字输出端，n为大于等于1的整数；每个所述模拟输入端连接所述射频捷变收发器的输入端，每个所述数字输出端连接所述射频捷变收发器的输出端；所述数据采集ad模块的数字输出端连接所述并串转换模块的输入端。

一方面，本发明实施例还提供一种多通道数据接收装置，包括：

光传输接收模块，用于将通过光纤传输的光信号转换为高速串行电信号；

gtx高速传输接收模块，用于接收所述高速串行电信号，并将所述高速串行电信号转换为以第二速率传输的并行的数据帧；

cpri协议解帧映射模块，用于接收所述以第二速率传输的并行的数据帧，并基于cpri协议对所述并行的数据帧进行同步、解帧、解控制符的处理，以得到若干路以第一速率传输的第一iq正交数据。

数据采集da模块，用于接收所述若干路第一iq正交数据，并将所述若干路第一iq正交数据转换为模拟信号，并将所述模拟信号发送至与所述数据采集da模块连接的多个天线。

又一方面，本发明实施例提供一种多通道数据传输系统，包括上述任一实施例中所述的发送装置、上述任一实施例中所述的接收装置，所述发送装置与所述接收装置通过光纤连接。

又一方面，本发明实施例提供一种多通道数据传输方法，包括：

将通过多个天线采集到的模拟信号转换为数字信号，以得到若干路以第一速率传输的第一iq正交数据；

基于cpri协议对若干路所述第一iq正交数据进行组帧映射处理以得到以第二速率传输的并行的数据帧；

将所述以第二速率传输的并行的数据帧转换为以第三速率传输的串行信号；

将所述以第三速率传输的串行信号转换为光信号，以使所述光信号通过光纤进行传输。

在其中一个实施例中，所述基于cpri协议对若干路所述第一iq正交数据进行组帧映射处理，包括：

将以所述第一速率传输的若干路所述第一iq正交数据转换为以第二速率传输的第二iq正交数据；

基于cpri协议将所述第二iq正交数据映射至以所述第二速率传输的基帧数据中，所述基帧数据包括第一预设数量的数据位，所述基帧数据中不足的数据位由第二预设数量的控制符和第三预设数量的间隔插入符补充；

在所述第二预设数量的控制符对应的数据位处插入对应的k码控制符及状态控制符。

另一方面，本发明实施例提供一种多通道数据传输方法，包括：

将通过光纤传输的光信号转换为高速串行电信号；

将所述高速串行电信号转换为以第二速率传输的并行的数据帧；

基于cpri协议对所述以第二速率传输的并行的数据帧进行同步、解帧、解控制符的处理，以得到若干路以第一速率传输的第一iq正交数据；

将若干路所述第一iq正交数据转换为模拟信号，并将所述模拟信号发送至对应的多个天线。

在其中一个实施例中，在所述基于cpri协议对所述并行的数据帧进行同步、解帧、解控制符的处理之前，所述方法还包括：

根据k码控制符的位置，对接收到的字节错乱数据进行字节对齐及位置纠正；

所述基于cpri协议对所述并行的数据帧进行同步、解帧、解控制符的处理，包括：

检测字节对齐纠正后的数据帧中是否包含k码控制符，若连续检测到第四预设数量的所述k码控制符时，确定发送端与接收端之间通信链路的建立；

从接收到的每个无线帧中的每个基帧中提取k码控制符及状态控制符以输出第二速率传输的基帧数据；

基于cpri协议将所述每个基帧内的数据反向解析为第二速率传输的第二iq正交数据，丢弃所述每个基帧中的第二预设数量控制符及第三预设数量的间隔插入符；

将所述以第二速率传输的第二iq正交数据转换为以第一速率传输的若干路所述第一iq正交数据。

上述技术方案中的一个技术方案具有如下优点和有益效果：

通过采用多通道数据采集方法，有效的提高了数据采集的速率和数据吞吐率，并结合xilinxfpga中内嵌的gtx高速串行收发器，提高了数据的传输速率，进一步突破了传统数据传输系统中的速率瓶颈问题。

附图说明

图1a为一个实施例中多通道数据发送装置的结构框图；

图1b为一个实施例中多通道数据发送装置的结构示意图；

图1c为一个实施例中多通道数据发送装置的结构示意图；

图2为一个实施例中cpri协议组帧映射模块的结构框图；

图3为一个实施例中cpri协议组帧映射模块的结构示意图；

图4a为一个实施例中多通道数据接收装置的结构框图；

图4b为一个实施例中多通道数据接收装置的结构示意图；

图4c为一个实施例中多通道数据接收装置的结构示意图；

图5为一个实施例中cpri协议解帧映射模块的结构框图；

图6为一个实施例中cpri协议解帧映射模块的结构示意图；

图7a为一实施例中多通道数据传输系统的结构框图；

图7b为一实施例中多通道数据传输系统的结构示意图；

图7c为一实施例中多通道数据传输系统的结构框图；

图8为一个实施例中多通道数据传输方法的流程示意图；

图9为一个实施例中多通道数据传输方法的流程示意图；

图10为一个实施例中多通道数据传输方法的流程示意图；

图11为一个实施例中多通道数据传输方法的流程示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在一个实施例中，请参见图1a，提供了一种多通道数据发送装置，该发送装置包括数据采集ad模块110、cpri协议组帧映射模块120、gtx高速传输发送模块130以及光传输发送模块140。

其中，cpri协议定义了基站数据处理控制单元rec(radioequipmentcontrol)与基站收发单元re(radioequipment)之间的接口关系，它的数据结构可以直接用于直放站的数据进行远端传输,成为基站的一种拉远系统。

具体地，数据采集ad模块110，用于将通过多个天线采集到的模拟信号转换为数字信号，以得到若干路以第一速率传输的第一iq正交数据。与数据采集ad模块110输出端连接的cpri协议组帧映射模块120，用于接收若干路第一iq正交数据，并基于cpri协议对若干路第一iq正交数据进行组帧映射处理以得到以第二速率传输的并行的数据帧。与cpri协议组帧映射模块120输出端连接的gtx高速传输发送模块130，用于接收并行的数据帧，并将并行的数据帧转换为以第三速率传输的串行信号。与gtx高速传输发送模块130输出端连接的光传输发送模块140，用于接收以第三速率传输的串行信号，并将第三速率传输的串行信号转换为光信号，以使光信号进入与光传输发送模块连接的光纤中传输。

示例性地，请参见图1b,数据采集ad模块110中包含2片射频捷变收发器ad9361芯片，每片ad9361芯片将采集到的模拟电信号转换为数字信号，得到两通道的4路iq数据。2片射频捷变收发器所采集到的8路iq数据送入到cpri协议组帧映射模块120中进行10gbps速率的cpri协议数据组帧等处理，得到1路32bit数据帧。将1路32bit数据帧送入对应的gtx高速传输发送模块130中，gtx高速传输发送模块130将1路32bit数据帧转换为10gbps线速率的串行信号。光传输发送模块140输入10gbps的高速串行电信号，通过光模块板卡将10gbps的高速串行电信号转换为光信号进入光纤中传输。

具体地，数据采集ad模块110采用高速采集电路射频捷变收发器ad9361芯片进行模拟信号的采集，其采样频率为125mhz。每片ad9361将采集到的模拟电信号转换为双通道的4路iq正交数据，其工作频率为62.5mhz，速率为62.5mbps。每两片ad9361所采集到的8路iq数据将同步送入对应的cpri协议组帧映射模块120中进行组帧映射处理以得到速率为10gbps的32bit数据帧。gtx高速传输发送模块130的工作时钟为250mhz，线速率为10gbps，将1路32bit数据帧转换为10gbps线速率的串行信号。光传输发送模块140输入10gbps的高速串行电信号，通过光模块板卡将10gbps的高速串行电信号转换为光信号进入光纤中传输。

示例性地，请参见图1c,数据采集ad模块110中包含8片射频捷变收发器ad9361芯片，cpri协议组帧映射模块120包括4个cpri协议组帧映射模块，分别是cpri协议组帧映射模块1、cpri协议组帧映射模块2、cpri协议组帧映射模块3、cpri协议组帧映射模块4。gtx高速传输发送模块包括4个gtx高速传输发送模块，分别是gtx高速传输发送模块1、gtx高速传输发送模块2、gtx高速传输发送模块3、gtx高速传输发送模块4。每片ad9361芯片将采集到的模拟电信号转换为数字信号，得到两通道的4路iq正交数据。将8片射频捷变收发器所采集到的32路iq正交数据送入到cpri协议组帧映射模块120中进行10gbps速率的cpri协议数据组帧等处理，得到4路32bit数据帧。将4路32bit数据帧分别送入4个对应的gtx高速传输发送模块中，转换为10gbps线速率的串行信号。将4路10gbps的串行信号送入10g光传输发送模块130中，通过一组4通道的光模块板卡140转换为光信号进入光纤中传输。

本实施例中，通过采用多通道数据采集方法，有效的提高了数据采集的速率和数据吞吐率，并结合xilinxfpga中内嵌的gtx高速串行收发器，提高了系统数据的传输速率，进一步突破了传统数据传输系统中的速率瓶颈问题。进一步地，使用射频捷变收发器ad9361芯片作为高速采集芯片，可有效提升数据采集的速率及准确性，并使用高性能fpga构建数据处理及传输平台，提高了装置的灵活性和稳定性。

在一个实施例中，请参见图2，cpri协议组帧映射模块120包括依次串联的并串转换模块210、cpri协议组帧模块220及cpri协议插入控制字模块230。其中：

并串转换模块210，用于将以第一速率传输的若干路第一iq正交数据转换为以第二速率传输的第二iq正交数据。

cpri协议组帧模块220，用于基于cpri协议将第二iq正交数据映射至以第二速率传输的基帧数据中，基帧数据包括第一预设数量的数据位，基帧数据中不足的数据位由第二预设数量控制符和第三预设数量的间隔插入符补充。

cpri协议插入控制字模块230，用于在第二预设数量控制符对应的数据位处插入对应的k码控制符及状态控制符。

示例性地，请参见图3，10gcpri协议组帧映射模块120由并串转换模块210、cpri协议组帧模块220、cpri协议插入控制字模块230组成。并串转换模块210，将输入速率为62.5mbps的8路12bitiq正交数据转换为输出速率250mbps的1路24bitiq正交数据。cpri协议组帧模块220，将输入的250mbps的24bit位宽iq正交数据映射到250mbps的32bit位宽数据帧中，每100个32bit数据位组装成一个基帧，其不足的数据位由4个32bit控制符和21个32bit的间隔插入符补充。基帧映射格式为第1至4中的32bit数据位放置128bit控制符，第5至16中的32bit数据位顺序放置输入的24bitiq正交数据，第17至100中的32bit数据位每4个中插入一个32bit的间隔插入符。每100个时钟周期的数据组装成一个基帧，由250个基帧组成一个超帧，由100个超帧组成一个完整的无线帧。cpri协议插入控制字模块230，用于在一个无线帧里的每个基帧开始前4个周期将插入对应的505050505050505050505050505050bc128bit的k码控制符或状态控制符。比如，在组成一个超帧的250个基帧中，第一个基帧开始前4个周期将插入对应的k码控制符，第二个至第二百五十个基帧开始前4个周期将插入对应的状态控制符。

在一个实施例中，数据采集ad模块包括2n个模拟输入端、射频捷变收发器以及8n个数字输出端，n为大于等于1的整数；每个所述模拟输入端连接所述射频捷变收发器的输入端，每个所述数字输出端连接所述射频捷变收发器的输出端；所述数据采集ad模块的数字输出端连接所述并串转换模块的输入端。

具体地，请继续参见图1c，多通道数据发送装置包括依次连接的数据采集ad模块110、10gcpri协议组帧映射模块120、10gbpsgtx高速传输发送模块130、与光纤连接的10g光传输发送模块140。10g光传输发送模块140包括4通道的光模块板卡，与光纤连接。数据采集ad模块110包括8片射频捷变收发器ad9361芯片，包含8个模拟输入端、32个数字输出端。每个模拟输入端分别连接一片射频捷变收发器ad9361芯片的输入端，每片ad9361芯片的双通道4个输出端分别连接至32个数字输出端，其采样频率为125mhz。每片ad9361将采集到的模拟电信号转换为双通道的4路iq正交数据，工作频率为62.5mhz，速率为62.5mbps。cpri协议组帧映射模块120由4个相同10gcpri协议组帧映射模块组成，包括32个输入端，4个输出端，32个输入端分别接数据采集ad模块110，4个输出端分别接对应的10gbpsgtx高速传输发送模块130。请继续参见图3，cpri协议组帧映射模块120包括依次串联的并串转换模块210、cpri协议组帧模块220和cpri协议插入控制字模块230。

在一个实施例中，请参见图4a，本申请提供一种多通道数据接收装置，包括光传输接收模块410、gtx高速传输接收模块420、cpri协议解帧映射模块430及数据采集da模块440。其中：

光传输接收模块410，用于将通过光纤传输的光信号转换为高速串行电信号。

gtx高速传输接收模块420，用于接收高速串行电信号，并将高速串行电信号转换为以第二速率传输的并行的数据帧。

cpri协议解帧映射模块430，用于接收以第二速率传输的并行的数据帧，并基于cpri协议对并行的数据帧进行同步、解帧、解控制符的处理，以得到若干路以第一速率传输的第一iq正交数据。

数据采集da模块440，用于接收若干路第一iq正交数据，并将若干路第一iq正交数据转换为模拟信号，并将模拟信号发送至与数据采集da模块连接的多个天线。

示例性地，请参见图4b，光传输接收模块410中，将光纤中接收到的光信号通过光模块板卡转换为10gbps的高速串行电信号。将10gbps的高速串行电信号送入对应的gtx高速传输接收模块420，转换为32bit的并行数据帧。将32bit的并行数据帧送入对应的cpri协议解帧映射模块430中，对其进行同步、解帧、解控制字符等处理，得到2片射频捷变收发器da端所对应的8路iq正交数据。根据每片射频捷变收发器的两通道4路iq正交数据，将8路iq正交数据送入对应的da9361发送端中，将双通道的4路数字信号转换为一路模拟信号。

具体地，光传输接收模块410将光纤中接收到的光信号通过光模块板卡转换为10gbps的高速串行电信号。gtx高速传输接收模块420，其工作时钟为250mhz，线速率为10gbps。gtx高速传输接收模块420将10gbps线速率的串行信号转换为32bit数据帧，并将32bit的并行数据帧送入对应的cpri协议解帧映射模块430。cpri协议解帧映射模块430输出速率为62.5mbps的8路12bit数据。数据采集da模块440采用2片高速采集电路射频捷变收发器da9361芯片，每片da9361将采集到的速率为62.5mbps的双通道4路iq正交数据转换为采样频率为125mbps模拟电信号，其工作频率为62.5mhz，速率为62.5mbps。

示例性地，请参见图4c,光传输接收模块410，将光纤中接收到的光信号通过一组4通道的光模块板卡转换为4路10gbps的高速串行电信号。4路gtx高速传输接收模块，其工作时钟为250mhz，线速率为10gbps，gtx高速传输接收模块420将4路10gbps线速率的串行信号转换为4路32bit数据帧，并将4路32bit的并行数据帧分别送入对应的cpri协议解帧映射模块430。4路cpri协议解帧映射模块430输出速率为62.5mbps的32路12bit数据。数据采集da模块440采用8片高速采集电路射频捷变收发器da9361芯片，每片da9361将采集到的速率为62.5mbps的双通道4路iq正交数据转换为采样频率为125mbps模拟电信号，其工作频率为62.5mhz，速率为62.5mbps。

本实施例中，通过采用多通道数据采集方法，有效的提高了数据采集的速率和数据吞吐率，并结合xilinxfpga中内嵌的gtx高速串行收发器，提高了系统数据的传输速率，进一步突破了传统数据传输系统中的速率瓶颈问题。进一步地，使用射频捷变收发器ad9361芯片作为高速采集芯片，可有效提升数据采集的速率及准确性，并使用高性能fpga构建数据处理及传输平台，提高了装置的灵活性和稳定性。

在一个实施例中，多通道数据在传输过程存在发生字节错乱的几率，所以在基于cpri协议对并行的数据帧进行同步、解帧、解控制符的处理之前，需要对接收到的数据帧进行比特字节纠正。请参见图5，cpri协议解帧映射模块430包括依次串联的比特字节纠正模块510、同步状态检测模块520、cpri协议解控制字模块530、cpri协议解帧模块540以及串并转换模块550。其中：

比特字节纠正模块510，用于根据k码控制符的位置，对gtx高速传输接收模块接收到的字节错乱数据进行字节对齐及位置纠正。

同步状态检测模块520，用于检测字节对齐纠正后的数据帧中是否包含k码控制符，若连续检测到第四预设数量的k码控制符时，确定建立发送端与接收端之间的通信链路。

cpri协议解控制字模块530，用于从接收到的每个无线帧中的每个基帧内提取k码控制符及状态控制符以输出第三速率传输的基帧数据。

cpri协议解帧模块540，用于基于cpri协议将每个基帧内的数据反向解析为第二速率传输的第二iq正交数据，丢弃每个基帧中的第二预设数量控制符及第三预设数量的间隔插入符。

串并转换模块550，用于接收以第二速率传输的第二iq正交数据，并将以第二速率传输的第二iq正交数据转换为以第一速率传输的若干路第一iq正交数据。

示例性地，请参见图6，10gcpri协议解帧映射模块430包括比特字节纠正模块510、同步状态检测模块520、cpri协议解控制字模块530、cpri协议解帧模块540以及串并转换模块550。比特字节纠正模块510，将gtx高速传输接收模块420中接收到的字节错乱的数据，根据接收k码标识符的位置，对转换后的数据进行字节对齐及位置纠正，其工作时钟为250mhz。同步状态检测模块520，检测字节对齐纠正后的数据帧中包含k码超帧头的128bit字符505050505050505050505050505050bc，连续检测到5个k码超帧头后，进入同步状态，开始输出数据至cpri协议解控制字模块530和cpri协议解帧模块540中，其工作时钟为250mhz。cpri协议解控制字模块530，将接收到的每一个无线帧里的每个基帧开始前4个周期中的数据进行提取，从而解析出里面的128bit控制符，比如k码控制符、状态控制符。cpri协议解帧模块540，将输入的250mbps的32bit位宽基帧数据根据cpri协议组帧的格式，进行反向解析为250mbps的24bit位宽数据中，并将每个基帧中的4个32bit控制符和21个32bit的间隔插入符进行丢弃。串并转换模块550，将cpri协议解帧模块输入速率250mbps的1路24bit数据转换为输出速率为62.5mbps的8路12bit数据。

进一步地，cpri协议解帧映射模块还包括复位模块，用于若检测的k码控制符的数量小于第四预设数量时，重新建立发送端与接收端的通信链路。复位模块的输入端接同步状态检测模块的输出端。

在一个实施例中，数据采集da模块包括8n个数字输入端、射频捷变收发器以及2n个模拟输出端。每个模拟输入端连接射频捷变收发器的输入端，每个数字输出端连接射频捷变收发器的输出端。数据采集da模块的数字输入端连接串并转换模块的输出端。

具体地，请继续参见图4c，多通道数据接收装置包括依次连接的10g光传输接收模块410、10gbpsgtx高速传输接收模块420、10gcpri协议解帧映射模块430和数据采集da模块440。10g光传输接收模块410包括4通道的光模块板卡，与光纤连接。10gcpri协议解帧映射模块420，由4个相同10gcpri协议解帧映射模块组成，包括4个输入端，32个输出端。4个输入端接10gbpsgtx高速传输接收模块420，32个输出端接数据采集da模块440。请继续参见图6，cpri协议解帧映射模块430包括依次串联的比特字节纠正模块510、同步状态检测模块520、cpri协议解控制字模块530、cpri协议解帧模块540和串并转换模块550。数据采集da模块440包括8片射频捷变收发器da9361芯片，包含32个数字输入端和8个模拟输出端，每4个数字输入端分别连接一片射频捷变收发器da9361芯片的双通道数字输入端，每一个模拟输出端接一片da9361芯片的模拟输出口。

在一个实施例中，本申请中提供一种多通道数据传输系统，包括至少一个上述任一实施例中的发送装置、至少一个上述任一实施例中的接收装置，发送装置通过光纤与接收装置连接。

示例性地，请参见图7a，基于fpga的多通道数据传输系统，包括顺序连接的发送装置710、光纤720和接收装置730，发送装置710通过光纤720与接收装置730连接。

发送装置710，包括依次连接的数据采集ad模块110、10gcpri协议组帧映射模块120、10gbpsgtx高速传输发送模块130、10g光传输发送模块140。

接收装置730，包括依次连接的10g光传输接收模块410、10gbpsgtx高速传输接收模块420、10gcpri协议解帧映射模块430和数据采集da模块440。

10g光传输发送模块140和10g光传输接收模块410，均包括4通道的光模块板卡，且通过光纤720进行相互连接。

10gbpsgtx高速传输发送模块130和10gbpsgtx高速传输接收模块420，其工作时钟为250mhz，线速率为10gbps。

发送装置的数据采集ad模块110，包含8个模拟输入端、32个数字输出端，每个模拟输入端分别连接一片射频捷变收发器ad9361芯片的输入端，每片ad9361芯片的双通道输4个输出端分别连接至32个数字输出端中；其采样频率为125mhz。每片ad9361将采集到的模拟电信号转换为双通道的4路iq正交数据，工作频率为62.5mhz，速率为62.5mbps。

发送装置的10gcpri协议组帧映射模块120，由4个相同10gcpri协议组帧映射模块组成，包括32个输入端，4个输出端，32个输入端接数据采集ad模块110，4个输出端接10gbpsgtx高速传输发送模块130。发送装置的10gcpri协议组帧映射模块120包括并串转换模块、cpri协议组帧模块和cpri协议插入控制字模块。而且并串转换模块、cpri协议组帧模块和cpri协议插入控制字模块依次串联。

接收装置的10gcpri协议解帧映射模块430，由4个相同10gcpri协议解帧映射模块组成，包括4个输入端，32个输出端，4个输入端接10gbpsgtx高速传输接收模块420，32个输出端接数据采集da模块440。

接收装置的10gcpri协议解帧映射模块430包括比特字节纠正模块、同步状态检测模块、cpri协议解控制字模块、cpri协议解帧模块和串并转换模块。而且比特字节纠正模块、同步状态检测模块、cpri协议解控制字模块、cpri协议解帧模块和串并转换模块依次串联。

接收装置的数据采集da模块440，包含32个数字输入端和8个模拟输出端，每4个数字输入端分别连接一片射频捷变收发器da9361芯片的双通道数字输入端，每一个模拟输出端接一片da9361芯片的模拟输出口。

示例性地，请参见图7b，基于fpga的多通道数据传输装置，包括第一发送装置740、第二发送装置750、第一光纤721、第二光纤722、第一接收装置760和第二接收装置770。其中，第一发送装置740通过第一光纤721与第二接收装置770连接，第二发送装置750通过第二光纤722与第一接收装置760连接。

在一个实施例中，请参见图8，本申请中提供一种多通道数据传输方法，可以应用于上述任一实施例的多通道数据发送装置，该方法包括以下步骤：

s810、将通过多个天线采集到的模拟信号转换为数字信号，以得到若干路以第一速率传输的第一iq正交数据。

s820、基于cpri协议对若干路第一iq正交数据进行组帧映射处理以得到以第二速率传输的并行的数据帧。

s830、将以第二速率传输的并行的数据帧转换为以第三速率传输的串行信号。

s840、将以第三速率传输的串行信号转换为光信号，以使光信号通过光纤进行传输。

在一个实施例中，请参见图9，基于cpri协议对若干路第一iq正交数据进行组帧映射处理，包括：

s910、将以第一速率传输的若干路第一iq正交数据转换为以第二速率传输的第二iq正交数据。

s920、基于cpri协议将第二iq正交数据映射至以第二速率传输的基帧数据中。其中，基帧数据包括第一预设数量的数据位，基帧数据中不足的数据位由第二预设数量的控制符和第三预设数量的间隔插入符补充。

s930、在第二预设数量的控制符对应的数据位处插入对应的k码控制符及状态控制符。

在一个实施例中，请参见图10，本申请中提供一种多通道数据传输方法，可以应用于上述任一实施例的多通道数据接收装置，该方法包括以下步骤：

s1010、将通过光纤传输的光信号转换为高速串行电信号。

s1020、将高速串行电信号转换为以第二速率传输的并行的数据帧。

s1030、基于cpri协议对以第二速率传输的并行的数据帧进行同步、解帧、解控制符的处理，以得到若干路以第一速率传输的第一iq正交数据。

s1040、将若干路第一iq正交数据转换为模拟信号，并将该模拟信号发送至对应的多个天线。

在一个实施例中，请参见图11，在基于cpri协议对并行的数据帧进行同步、解帧、解控制符的处理之前，方法还包括：

s1110、根据k码控制符的位置，对接收到的字节错乱数据进行字节对齐及位置纠正。

基于cpri协议对并行的数据帧进行同步、解帧、解控制符的处理，包括：

s1120、检测字节对齐纠正后的数据帧中是否包含k码控制符，若连续检测到第四预设数量的k码控制符时，确定发送端与接收端之间通信链路的建立。

s1130、从接收到的每个无线帧中的每个基帧中提取k码控制符及状态控制符以输出第二速率传输的基帧数据。

s1140、基于cpri协议将每个基帧内的数据反向解析为第二速率传输的第二iq正交数据，丢弃每个基帧中的第二预设数量控制符及第三预设数量的间隔插入符。

s1150、将以第二速率传输的第二iq正交数据转换为以第一速率传输的若干路第一iq正交数据。

需要说明的是，关于上述多通道数据传输方法的具体限定可以参见上文中对于多通道数据发送装置、多通道数据接收装置的限定，在此不再赘述。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。