正交幅度调制QAM信号位同步的方法、装置及存储介质与流程

本发明涉及通信领域，尤其是涉及正交幅度调制qam信号位同步的方法、装置及存储介质。

背景技术：

在无线通信中，当全数字接收机接收到基带信号后，通常需要通过接收机中的正交幅度调制(quadratureamplitudemodulation，qam)调制解调装置解调出发送机发送的信号。

基带信号在从发送机发送到接收机的过程中，由于信号的延迟、干扰信号的干扰，使得基带信号在被接收到后其原有时钟被改变，所以在qam基带解调中，通常需要采用位同步算法，从基带信号中恢复出其原有时钟，进而获得正确的信号。位同步算法通常采用独立于载波相位的gardner算法，它属于非数据辅助的反馈环路，尽管gardner算法的推导是基于2电平信号(二进制相移键控(binaryphaseshiftkeying，bpsk)/四相相移键控(quaternaryphaseshiftkeying，qpsk))，但同样适用于多电平的qam信号。

在gardner算法中，内插滤波器根据数控振荡器(numericallycontrolledoscillator，nco)给出的插值基点和分数间隔内插出重采样信号，内插后每个符号内有两个重采样点，一个对应接收码元的最佳采样点，另一个为码元中间时刻的采样点，所以gardner环路相当于2倍符号速率的重采样；然后将重采样信号送入gardner时钟误差检测器，计算出输入信号的时钟与本地时钟的相位误差，通过一个环路滤波器滤除其中的高频噪声，环路滤波器的输出即为nco的相位调整步长；最后将相位调整步长送入nco计算出新的插值基点和分数间隔，再送往内插滤波器得到新的重采样信号。整个环路就如此周而复始的工作，不断进行反馈调节，最终输入信号的时钟与本地时钟的相位误差近似为0，环路达到收敛。具体的，gardner位同步环路如图1所示。

由于gardner算法是基于bpsk/qpsk信号推导出来的，而bpsk/qpsk信号只有两种电平：+1和-1。采用bpsk/qpsk调制时，当内插后的前后码元发生符号转换时，如果没有时钟相位误差，中间时刻的重采样值应该为0；有时钟误差时，将会产生一个非零值，它的大小与误差的大小成正比。而若直接把gardner算法用于qam解调，由于qam信号为多电平信号，在环路收敛达到稳定后即使没有时钟误差，前后码元发生符号转换时中间时刻的重采样值也可能不为0，且前后码元没有发生符号转换时无法正确地计算时钟误差。从而导致在qam解调中，使用现有的gardner算法存在很大的定时抖动，造成误码率升高。

鉴于此，如何有效的降低使用gardner算法对qam信号进行解调的误码率，成为一个亟待解决的技术问题。

技术实现要素：

本发明提供正交幅度调制qam信号位同步的方法、装置及存储介质，用以解决现有技术中存在的使用gardner算法对qam信号进行解调的误码率较高的技术问题。

第一方面，为解决上述技术问题，本发明实施例提供的正交幅度调制qam信号位同步装置包括时钟误差检测器和环路滤波器，以及：

两个内插滤波器，用于在每个符号周期内根据前一符号周期的插值基点及第一分数间隔对输入信号进行重采样，获得所述每个符号周期内的重采样信号，并将所述重采样信号送至所述时钟误差检测器；

数控振荡器，连接于所述两个内插滤波器之间，用于计算当前符号周期的第二分数间隔，并为所述两个内插滤波器提供插值基点；

分数间隔跳变检测器，连接于所述两个内插滤波器之间，并与所述数控振荡器连接，用于检测所述第一分数间隔是否发生不连续的采样点；在确定所述第一分数间隔发生不连续的采样点时，用所述第二分数间隔纠正在所述第一分数间隔插入所述输入信号的错误插值，以获得新的重采样点。

通过在现有gardner位同步环路中增加分数间隔的跳变检测器，让gardner位同步环路可以在分数间隔的不连续点自行纠正定时抖动引起的错误插值，从而大大降低了误码率，使gardner位同步环路的误码性能不再敏感于定时抖动。

一种可能的实现方式中，所述时钟误差检测器连接于所述两个内插滤波器的重采样信号输出端之间，用于：

检测所述采样信号的时钟与本地时钟的时钟误差，并将所述时钟误差输送至所述环路滤波器。

一种可能的实现方式中，所述环路滤波器连接于所述时钟误差检测器与所述之间，用于：

滤除所述时钟误差中的高频噪声，以获得所述数控振荡器的相位调整步长。

一种可能的实现方式中，所述分数间隔跳变检测器，用于：

计算所述第二分数间隔与所述第一分数间隔的差值；

若所述差值的绝对值大于预设阈值，则确定所述第一分数间隔发生在不连续的采样点，让所述两个内插滤波器基于所述第二分数间隔对所述输入信号进行重采样。

在确定第二分数间隔与第一分数间隔的差值大于预设阈值时，可以快速确定第一分数间隔发生在不连续的采样点，进而让两个内插滤波器基于第二分数间隔对输入信号进行重采样，以纠正插值错误，减少误码率的发生。

一种可能的实现方式中，所述时钟误差检测器，包括：

两个预滤波模块及基于判决反馈的时钟检测模块，所述基于判决反馈的时钟检测模块的两个输入端分别与所述两个预滤波模块连接，输出端与所述环路滤波器的输入端连接；

所述两个预滤波模块用于对所述重采样信号进行预滤波整形；

所述判决反馈的时钟检测模块，用于基于预设算法计算所述时钟误差。

通过将gardner位同步环路中的时钟误差检测器设置为预滤波模块和基于判决反馈的时钟误差检测模块，来对定时抖动产生的原因进行消除，从而可以让gardner位同步环路中的环路滤波器使用较大的抽头系数来减小定时抖动，进而减少环路滤波器对数据位宽的需求，以节约芯片资源。

一种可能的实现方式中，所述两个预滤波模块的频谱响应为：

其中，hpre(f)为预滤波模块的所采用的频谱响应，f为频率，g(f)为升余弦滚降滤波器的频谱响应，t为符号周期。

一种可能的实现方式中，所述预设算法为：

τ(j)＝y_i(k-1)·sign[y_i(k)-y_i(k-2)]+y_q(k-1)·sign[y_q(k)-y_q(k-2)]；

其中，τ(j)为所述时钟误差，k为自然数代表所述当前符号周期的编号，y_i(k)为所述当前符号周期的i路采样信号，y_i(k-2)为前二符号周期的i路采样信号，y_i(k-1)为所述前一符号周期的i路采样信号，y_q(k)为当前符号周期输出的q路采样信号，y_q(k-1)为前一符号周期输出的q路采样信号，y_q(k-2)为前二符号周期输出的q路采样信号，sign[]为取[]内的计算结果的符号。

第二方面，本发明实施例提供了正交幅度调制qam信号位同步的方法，包括：

基于前一符号周期的插值基点及第一分数间隔，用两个内插滤波器分别对当前符号周期内的输入信号进行重采样，获得重采样信号；

基于第一分数间隔及当前相位调整步长，用数控振荡器计算当前符号周期的插值基点及第二分数间隔；

基于第一分数间隔及第二分数间隔，用分数间隔跳变检测器判断第一分数间隔是否发生在不连续的采样点，若为是用第二分数间隔替换第一分数间隔让两个内插滤波器对当前符号周期内的两路输入信号分别进行重采样。

一种可能的实现方式中，在获得重采样信号之后，还包括：

用时钟误差检测器对所述重采样信号的时钟误差进行检测，其中，所述时钟误差为所述重采样信号的时钟与本地时钟的相位差。

一种可能的实现方式中，用时钟误差检测器对所述重采样信号的时钟误差进行检测之后，还包括：

用环路滤波器滤除所述时钟误差中的高频噪声，获得所述数控振荡器的相位调整步长。

一种可能的实现方式中，用分数间隔跳变检测器判断第一分数间隔是否发生在不连续的采样点，包括：

计算所述第二分数间隔与所述第一分数间隔的差值；

若所述差值的绝对值大于预设阈值，则确定所述第一分数间隔发生在不连续的采样点，让所述两个内插滤波器基于所述第二分数间隔对所述输入信号进行重采样。

一种可能的实现方式中，用时钟误差检测器对所述重采样信号的时钟误差进行检测，包括：

用预滤波模块对所述重采样信号进行预滤波整形，获得整形后的重采样信号；

用判决反馈的时钟检测模块中的预设算法，对所述整形后的重采样信号进行计算，获得所述时钟误差。

一种可能的实现方式中，所述两个预滤波模块的频谱响应具体为：

其中，hpre(f)为预滤波模块的所采用的频谱响应，f为频率，g(f)为升余弦滚降滤波器的频谱响应，t为符号周期。

一种可能的实现方式中，所述预设算法，具体为：

τ(j)＝y_i(k-1)·sign[y_i(k)-y_i(k-2)]+y_q(k-1)·sign[y_q(k)-y_q(k-2)]；

其中，τ(j)为所述时钟误差，k为自然数代表所述当前符号周期的编号，y_i(k)为所述当前符号周期的i路采样信号，y_i(k-2)为前二符号周期的i路采样信号，y_i(k-1)为所述前一符号周期的i路采样信号，y_q(k)为当前符号周期输出的q路采样信号，y_q(k-1)为前一符号周期输出的q路采样信号，y_q(k-2)为前二符号周期输出的q路采样信号，sign[]为取[]内的计算结果的符号。

第三方面，本发明实施例还提供一种用于正交幅度调制qam信号位同步装置，包括：

至少一个处理器，以及

与所述至少一个处理器连接的存储器；

其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述至少一个处理器通过执行所述存储器存储的指令，执行如上述第二方面所述的方法。

第四方面，本发明实施例还提供一种计算机可读存储介质，包括：

所述计算机可读存储介质存储有计算机指令，当所述计算机指令在计算机上运行时，使得计算机执行如上述第二方面所述的方法。

通过本发明实施例的上述一个或多个实施例中的技术方案，本发明实施例至少具有如下技术效果：

在本发明提供的实施例中，通过在现有gardner位同步环路中增加分数间隔的跳变检测器，让gardner位同步环路可以在分数间隔的不连续点自行纠正定时抖动引起的错误插值，从而大大降低了误码率，使gardner位同步环路的误码性能不再敏感于定时抖动。

进一步的，在本发明提供的实施例中，通过将gardner位同步环路中的时钟误差检测器设置为预滤波模块和基于判决反馈的时钟误差检测模块，来对定时抖动产生的原因进行消除，从而可以让gardner位同步环路中的环路滤波器使用较大的抽头系数来减小定时抖动，进而减少环路滤波器对数据位宽的需求，以节约芯片资源。比如，在64qam解调中，本发明可以将环路滤波器系数增大到10^-6数量级，节省了接近7比特的位宽。不仅节省了芯片资源，而且还能加快gardner位同步环路的收敛速度。

附图说明

图1为现有技术中的gardner位同步环路的结构示意图；

图2为本发明实施例提供的一种正交幅度调制qam信号位同步装置的结构示意图；

图3为本发明实施例提供的另一种正交幅度调制qam信号位同步装置的结构示意图；

图4为本发明实施例提供的一种正交幅度调制qam信号位同步的流程图。

具体实施方式

本发明实施列提供正交幅度调制qam信号位同步方法、装置及存储介质，以解决现有技术中存在的使用gardner算法对qam信号进行解调的误码率较高的技术问题。

本申请实施例中的技术方案为解决上述的技术问题，总体思路如下：

提供一种正交幅度调制qam信号位同步装置，包括：时钟误差检测器和环路滤波器；两个内插滤波器，用于在每个符号周期内根据前一符号周期的插值基点及第一分数间隔对输入信号进行重采样，获得每个符号周期内的重采样信号，并将重采样信号送至时钟误差检测器；数控振荡器，连接于两个内插滤波器之间，用于计算当前符号周期的插值基点及第二分数间隔，并将当前符号周期的插值基点输送至两个内插滤波器；分数间隔跳变检测器，连接于两个内插滤波器之间，并与数控振荡器连接，用于检测第二分数间隔是否发生不连续的采样点；在确定所述第一分数间隔发生不连续的采样点时，纠正在第一分数间隔插入输入信号的错误插值，以获得新的重采样点。

由于在上述方案中，通过设置在两个内插滤波器之间的分数间隔跳变检测器，检测内插滤波器对输入信号进行重采样时使用的第一分数间隔是否发生不连续的采样点，若发生不连续的采样点则用第二分数间隔纠正对输入信号的错误插值获得新的重采样点。从而减小gardner位同步环路的误码率。

为了更好的理解上述技术方案，下面通过附图以及具体实施例对本发明技术方案做详细的说明，应当理解本发明实施例以及实施例中的具体特征是对本发明技术方案的详细的说明，而不是对本发明技术方案的限定，在不冲突的情况下，本发明实施例以及实施例中的技术特征可以相互组合。

在介绍本发明的技术方案之前，先对与本发明相关的一些知识进行简单的介绍。

定时抖动，gardner位同步环路收敛稳定后，时钟误差检测器输出的时钟误差理论上应该为0，但由于qam信号的自噪声和高斯白噪声的影响，稳定后时钟误差会在0附近上下波动，这就是稳态相差抖动，也叫做定时抖动。定时抖动是环路出现误码的重要原因之一。

抽头系数，gardner位同步环路中的环路滤波器有两个抽头系数，分别为c1和c2。c1和c2的大小由环路带宽wn决定，环路滤波器通过环路带宽wn控制着gardner位同步环路的收敛速度和定时抖动。通常wn越大，c1和c2也越大，gardner位同步环路收敛速度越快，定时抖动越大；反之，则gardner位同步环路收敛速度越慢，定时抖动越小。在工程实现中，wn一般最大取10^-3。

插值基点，是由gardner位同步环路中数控振荡器nco提供给内插滤波器的，插值基点决定哪4个输入采样点参与插值计算，分数间隔用来实时地计算内插滤波器的抽头系数，其值在0～1之间，表征了时钟偏差的大小。在实际的调制解调过程中，收发双方的晶振往往存在钟差，此时分数间隔会在0～1之间振荡，大部分时间分数间隔是连续变化的，但在0或1附近的临界点，定时抖动极易引起分数间隔跳变，比如分数间隔接近0时很容易因为定时抖动跳变至1附近。

在现有技术中，为了减小定时抖动，常用的方法是通过减小环路滤波器的抽头系数来降低定时抖动，但由于收敛速度与定时抖动互相矛盾，这样将增加环路捕获时间，加大误码率，且一味地减小环路滤波器系数也并不能完全消除这种自噪声，定时抖动仍会有大部分残留。另外，在工程实现中环路滤波器系数的实际大小一般在10^-8数量级左右，这就需要很多资源来定点量化以便达到一定的精度，显然这又会增加芯片面积。

在gardner位同步环路中，一个符号周期为gardner位同步环路根据时钟误差计算分数间隔的周期。本发明经过研究发现，在gardner位同步环路中，反馈环路的本质是根据时钟误差的连续性，通过上一个符号周期内qam信号的时钟误差去预测当前符号周期内qam信号的时钟误差。也就是说，当前符号周期的插值其实利用了上一个符号周期内qam信号的时钟误差计算出的分数间隔。所以，在分数间隔的连续点，插值正常，而在分数间隔的不连续点，反馈环路无法通过之前符号周期内qam信号的时钟误差来正确地预测当前qam信号的时钟误差，导致发生错误地插值，而定时抖动极易引起分数间隔在临界处发生跳变，这是定时抖动引起误码的主要原因。为了消除定时抖动，本发明实施例在现有的gardner位同步环路中增加一个分数间隔跳变检测器，用于检测当前符号周期使用的分数间隔(即前一符号周期的分数间隔，在本发明实施例中称为第一分数间隔)是否为不连续点，若为是则使用当前符号周期的时钟误差计算出的分数间隔(在本发明实施例中被称之为第二分数间隔)，对当前符号周期的输入信号进行重采样，以纠正错误插值，进而降低定时抖动引起的误码率。

请参考图2，本发明实施例提供一种正交幅度调制qam信号位同步装置，该装置包括：

两个内插滤波器201，用于在每个符号周期内根据前一符号周期的插值基点及第一分数间隔对输入信号进行重采样，获得每个符号周期内的重采样信号，并将重采样信号送至时钟误差检测器202。

时钟误差检测器202，连接于两个内插滤波器201的重采样信号输出端之间，用于检测输入信号的时钟与本地时钟的时钟误差，并将时钟误差输送至环路滤波器203；

环路滤波器203，连接于时钟误差检测器202与数控振荡器204之间，用于滤除时钟误差中的高频噪声，以获得数控振荡器204的相位调整步长。

数控振荡器204，连接于两个内插滤波器201之间，用于计算当前符号周期的插值基点及第二分数间隔，并将当前符号周期的插值基点输送至两个内插滤波器201。

分数间隔跳变检测器205，连接于两个内插滤波器201之间，并与数控振荡器204连接，用于检测第二分数间隔是否发生不连续的采样点；在确定第一分数间隔发生不连续的采样点时，用第二分数间隔纠正在第一分数间隔插入输入信号的错误插值，以获得新的重采样点。

在图2中，当i路输入信号和q路输入信号分别进入对应的内插滤波器201之后，内插滤波器201从数控振荡器204的寄存器中读取插值基点及前一符号周期的第一分数间隔对输入信号进行重采样，以输出i路重采样信号和q路重采样信号，时钟误差检测器202对i路重采样信号和q路重采样信号进行计算，得到i路和q路重采样信号的时钟与本地时钟的时钟误差，之后通过环路滤波器203对时钟误差进行滤波，以滤除时钟误差中的高频噪音，进而输出相位调整步长给数控振荡器204。

数控振荡器204可以通过以下方法，计算出当前符号周期的第二分数间隔：

先从数控振荡器204寄存器中获取第一分数间隔n(i-1)，再根据第一分数间隔与相位调整步长判断出数控振荡器204在下一符号周期是否会溢出。具体的，先计算第一分数间隔与相位调整步长的差值设为n_temp(i)，若第一分数间隔与相位调整步长的差值n_temp(i)不小于0，则确定数控振荡器204在下一符号周期不会溢出，则确定用差值n_temp(i)为第二分数间隔；若第一分数间隔与相位调整步长的差值n_temp(i)小于0，确定数控振荡器204在下一符号周期将溢出，则对n_temp(i)进行模1运算，将模运算结果作为第二分数间隔，并用第二分数间隔覆盖数控振荡器204寄存器中的第一分数间隔。

在数控振荡器204计算出第二分数间隔之后，分数间隔跳变检测器105根据第二分数间隔与第一分数间隔判断第一分数间隔是否发生在不连续点，需要对i路和q路输入信号进行重采样。具体的，从数控振荡器104获取第二分数间隔，并计算第二分数间隔与第一分数间隔的差值；若第二分数间隔与第一分数间隔的差值的绝对值大于预设阈值(如0.9)，则确定第一分数间隔发生在不连续的点，将第二分数间隔送两个内插滤波器201，让两个内插滤波器201基于第二分数间隔对i路和q输入信号进行重采样，以获得新的i路和q路重采样信号。若第二分数间隔与第一分数间隔的差值的绝对值小于预设阈值，则确定第一分数间隔发生在连续的采样点，将i路和q路重采样信号抽取出来，作为最佳采样点，让内插滤波器201对下一符号周期的i路和q路输入信号进行重采样，如此周而复始。

进一步的，请参见图3，时钟误差检测器202还可以是由两个与滤波模块和基于判决反馈的时钟检测模块2022组成的，两个预滤波模块2021的输入端分别与i路和q路的内置滤波器连接，基于判决反馈的时钟检测模块2022连接于两个预滤波模块2021的输出端之间。让基于判决反馈的时钟检测模块2022在计算时钟误差前，先通过两个预滤波模块2021分别对来自i路和q路的重采样信号进行滤波，从而能够大幅的降低定时抖动。

具体的，预滤波模块2021采用的频谱响为：

其中，hpre(f)为预滤波模块2021的所采用的频谱响应，f为频率，g(f)为升余弦滚降滤波器的频谱响应，t为符号周期。

对hpre(f)进行傅里叶逆变换，可得预滤波模块2021的时域连续冲击响应为：

其中，hpre(t)为预滤波模块2021的时域连续冲击响应，α为滚降因子，t为重采样信号的采样周期。对hpre(t)抽样截断，可得到预滤波模块2021的有限数字冲击响应为hpre(n)，n为自然数。通过预滤波模块2021对i路和q路重采样信号(即对内插后的qam信号)进行预滤波整形，i路和q路输入信号(即qam信号)的过零点将发生在前后码元的中间时刻，就可以达到减小定时抖动的目的。

通过预滤波模块2021对i路和q路的重采样信号进行整形之后，通过基于判决反馈的时钟模块检测所述采样信号的时钟与本地时钟的时钟误差。

具体的，基于判决反馈的时钟模块检测是通过预设算法对整形后的i路和q路的重采样信号进行计算，获得的时钟误差。

具体的，预设算法为：

τ(j)＝y_i(k-1)·sign[y_i(k)-y_i(k-2)]+y_q(k-1)·sign[y_q(k)-y_q(k-2)](3)

其中，τ(j)为时钟误差，k为自然数代表当前符号周期的编号，y_i(k)为当前符号周期的i路采样信号，y_i(k-2)为前二符号周期的i路采样信号，y_i(k-1)为前一符号周期的i路采样信号，y_q(k)为当前符号周期输出的q路采样信号，y_q(k-1)为前一符号周期输出的q路采样信号，y_q(k-2)为前二符号周期输出的q路采样信号，sign[]为取[]内的计算结果的符号。

通过公式(3)可知，在前后采样信号没有符号转换时计算出的时钟误差为0，从而解决了前后采样信号没有发生符号转换就不能正确获取时钟误差的问题。

通过将gardner位同步环路中的时钟误差检测器202，设置为包括两个预滤波模块2021和判决反馈的时钟检测模块2022，让预滤波模块2021和基于判决反馈的时钟误差检测模块一起使用可以很大程度上减小定时抖动，进而使得gardner位同步环路中的环路滤波器203即使使用较大的抽头系数也能让定时抖动依然很小，从而解除了对环路滤波器203系数数量级的限制，这样不仅加快了环路收敛，还节省了芯片资源。

基于同一发明构思，本发明一实施例中提供一种正交幅度调制qam信号为同步的方法，该方法的具体实施方式可参见装置实施例部分的描述，重复之处不再赘述，请参见图4，该方法包括：

步骤401：基于前一符号周期的插值基点及第一分数间隔，用两个内插滤波器分别对当前符号周期内的输入信号进行重采样，获得重采样信号；

步骤402：基于第一分数间隔及当前相位调整步长，用数控振荡器计算当前符号周期的插值基点及第二分数间隔；

步骤403：基于第一分数间隔及第二分数间隔，用分数间隔跳变检测器判断第一分数间隔是否发生在不连续的采样点，若为是用第二分数间隔替换第一分数间隔让两个内插滤波器对当前符号周期内的两路输入信号分别进行重采样。

可选的，在获得重采样信号之后，还包括：

用时钟误差检测器对所述重采样信号的时钟误差进行检测，其中，所述时钟误差为所述重采样信号的时钟与本地时钟的相位差。

可选的，用时钟误差检测器对所述重采样信号的时钟误差进行检测之后，还包括：

用环路滤波器滤除所述时钟误差中的高频噪声，获得所述数控振荡器的相位调整步长。

可选的，用分数间隔跳变检测器判断第一分数间隔是否发生在不连续的采样点，包括：

计算所述第二分数间隔与所述第一分数间隔的差值；

若所述差值的绝对值大于预设阈值，则确定所述第一分数间隔发生在不连续的采样点，让所述两个内插滤波器基于所述第二分数间隔对所述输入信号进行重采样。

可选的，用时钟误差检测器对所述重采样信号的时钟误差进行检测，包括：

用预滤波模块对所述重采样信号进行预滤波整形，获得整形后的重采样信号；

用判决反馈的时钟检测模块中的预设算法，对所述整形后的重采样信号进行计算，获得所述时钟误差。

可选的，所述两个预滤波模块的频谱响应具体为：

其中，hpre(f)为预滤波模块的所采用的频谱响应，f为频率，g(f)为升余弦滚降滤波器的频谱响应，t为符号周期。

可选的，所述预设算法，具体为：

τ(j)＝y_i(k-1)·sign[y_i(k)-y_i(k-2)]+y_q(k-1)·sign[y_q(k)-y_q(k-2)]；

其中，τ(j)为所述时钟误差，k为自然数代表所述当前符号周期的编号，y_i(k)为所述当前符号周期的i路采样信号，y_i(k-2)为前二符号周期的i路采样信号，y_i(k-1)为所述前一符号周期的i路采样信号，y_q(k)为当前符号周期输出的q路采样信号，y_q(k-1)为前一符号周期输出的q路采样信号，y_q(k-2)为前二符号周期输出的q路采样信号，sign[]为取[]内的计算结果的符号。

基于同一发明构思，本发明实施例中提供了一种用正交幅度调制qam信号为同步的装置，包括：至少一个处理器，以及

与所述至少一个处理器连接的存储器；

其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述至少一个处理器通过执行所述存储器存储的指令，执行如上所述的正交幅度调制qam信号方法。

基于同一发明构思，本发明实施例还提一种计算机可读存储介质，包括：

所述计算机可读存储介质存储有计算机指令，当所述计算机指令在计算机上运行时，使得计算机执行如上所述的正交幅度调制qam信号方法。

在本发明提供的实施例中，通过在现有gardner位同步环路中增加分数间隔的跳变检测器，让gardner位同步环路可以在分数间隔的不连续点自行纠正定时抖动引起的错误插值，从而大大降低了误码率，使gardner位同步环路的误码性能不再敏感于定时抖动。

进一步的，在本发明提供的实施例中，通过将gardner位同步环路中的时钟误差检测器设置为预滤波模块和基于判决反馈的时钟误差检测模块，来对定时抖动产生的原因进行消除，从而可以让gardner位同步环路中的环路滤波器使用较大的抽头系数来减小定时抖动，进而减少环路滤波器对数据位宽的需求，以节约芯片资源。比如，在64qam解调中，本发明可以将环路滤波器系数增大到10^-6数量级，节省了接近7比特的位宽。不仅节省了芯片资源，而且还能加快gardner位同步环路的收敛速度。

本领域内的技术人员应明白，本发明实施例可提供为方法、系统、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。

本发明实施例是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。