一种功放掉电POP噪声消除电路的制作方法

本实用新型涉及功放电路技术领域，具体涉及一种功放掉电时带来的pop噪声消除电路。

背景技术：

启动时序分为电源时序和使能时序两种，电源时序是指系统中各种芯片电源供电或断电的时序。而使能时序可理解为系统供电稳定后由系统主控决定的器件功能使能的先后次序。

对现有技术来说，由于多数主芯片的音频输出在上电和断电过程中不太稳定，并且音频模拟输出是单端模式，没有能力抑制系统中的共模干扰信号，在系统意外掉电情况下，系统电压也在快速下降，导致主控制器工作状态不可知，从而很容易形成pop声。pop声的产生不仅会对喇叭系统造成损害，还会影响人们使用的体验感。

技术实现要素：

针对现有功放掉电音频电路产生pop噪声的问题，本实用新型特提供一种功放掉电pop噪声消除电路。

为解决上述问题，本实用新型是通过以下技术方案实现的：

一种功放掉电pop噪声消除电路，包括储能电路和控制电路，

所述储能电路包括二极管d1、电阻ⅰr31、电容ⅰc43、电阻ⅱr33，二极管d1的一端连接系统电源，另一端连接电阻ⅰr31的一端，电阻ⅰr31的另一端连接电容ⅰc43的一端，电容ⅰc43的另一端接地，电阻ⅱr33与电容ⅰc43并联，正常上电工作时，电源经过二极管d1和电阻ⅰr31给电容ⅰc43充电；

所述控制电路包括：电阻ⅲr37、三极管ⅰq1、电阻ⅳr45、电容ⅱc56、电阻ⅴr48、三极管ⅱq2，电阻ⅲr37的一端与系统电源连接，另一端连接三极管ⅰq1的脚ⅰ，三极管ⅰq1的脚ⅱ接连在电阻ⅰr31与电容ⅰc43相连端之间，三极管ⅰq1的脚ⅲ接电阻ⅳr45，电阻ⅳr45另一端接地，电容ⅱc56与电阻ⅳr45并联，三极管ⅰq1的脚ⅲ还与电阻ⅴr48的一端相连，电阻ⅴr48的另一端与三极管ⅱq2的脚ⅰ相连，三极管ⅱq2的脚ⅱ接地，三极管q2的脚ⅲ连接在/sd使能引脚的控制端；

功放芯片的/sd使能引脚为高电平时，功放芯片工作。

所述三极管ⅰ为p型三极管，三极管ⅱ为n型三极管。

与现有技术相比，本发明具有如下特点：为了解决功放掉电产生的pop噪，现提供一种功放掉电pop噪声消除电路。在掉电初期时，其对应的掉电控制电路可以强制将功放芯片的/sd使能引脚拉至阻抗状态，有效保证在系统电压跌落初期提供控制信号，使用该控制信号在掉电初期快速关闭功放。

附图说明

图1为模式一的功放掉电pop噪声消除电路示意图，

图2为模式二的功放掉电pop噪声消除电路示意图。

具体实施方式

为更进一步阐述本实用新型为达到预定目的所采取的技术手段及功效，以下结合附图，对本实用新型的具体实施方式详细说明。

根据功放芯片的不同，所述功放芯片的/sd使能引脚高低电平的不同使得功放芯片的工作状态不同，分别为：模式一，/sd使能引脚为高电平时功放芯片工作；模式二，/sd使能引脚为低电平时功放芯片工作。

图1为模式一功放掉电pop噪声消除电路，所选功放芯片/sd使能引脚的控制端为高电平时芯片处于工作模式。电路具体工作过程如下所述：

正常工作时：pnp型三极管q1不导通，npn型三极管q2也不导通，系统电源通过外接其他上拉电阻连接功放芯片一的/sd使能引脚控制端，功放芯片/sd使能引脚控制端被拉高，处于工作模式。

电路分为储能电路和控制电路，

储能电路包括二极管d1，电阻ⅰr31、电容ⅰc43、电阻ⅱr33。二极管d1的一端连接系统电源，另一端连接电阻ⅰr31的一端，电阻ⅰr31的另一端连接电容ⅰc43的一端，电容ⅰc43的另一端接地，电阻ⅱr33与电容ⅰc43并联。由于电容本身具有储存能量的特性，在正常工作时，系统电源vcc会一直通过单向二极管d1、电阻ⅰr31向电容ⅰc43进行充电，充电时间足够长后，使得电容ⅰc43两端的电压会慢慢升高并一直储存。

控制电路包括电阻ⅲr37、三极管ⅰq1、电阻ⅳr45、电容ⅱc56、电阻ⅴr48、三极管ⅱq2。电阻ⅲr37的一端与系统电源连接，另一端连接三极管ⅰq1的脚ⅰ，三极管ⅰq1的脚ⅱ接连在电阻ⅰr31与电容ⅰc43相连端之间，三极管ⅰq1的脚ⅲ接电阻ⅳr45，电阻ⅳr45另一端接地，电容ⅱc56与电阻ⅳr45并联。系统电源vcc掉电初期，由于三极管ⅰq1的脚ⅰ通过电阻ⅲr37直接连接在系统电压上，三极管ⅰq1的基极即脚ⅰ电压将随着vcc的跌落同时降低，但三极管ⅰq1的发射极电极即脚ⅱ连接在电容ⅰc43的正极，电容ⅰc43两端的电压不能进行突变并开始释放电能，即三极管ⅰq1的脚ⅱ电压高于三极管ⅰq1的脚ⅰ电压，根据p型三极管的工作特性：当ue>ub，三极管ⅰq1上下导通，三极管ⅰ集电极即脚ⅲ被拉至和发射极即脚ⅱ相同的电平，三极管q1的集电极即脚ⅲ为高电平。进一步地，电阻ⅳr45并联电容ⅱc56，使得三极管ⅰq1的集电极输出平稳。

三极管ⅰq1的脚ⅲ还与电阻ⅴr48的一端相连，电阻ⅴr48的另一端与三极管ⅱq2的脚ⅰ相连，三极管ⅱq2的脚ⅱ接地，三极管ⅱq2的脚ⅲ连接在功放芯片的/sd使能引脚控制端。根据n型三极管的工作特性：当ub>ue，三极管ⅱq2上下导通，三极管ⅱq2的集电极即脚ⅲ被拉至和发射极即脚ⅱ相同的电平，三极管ⅰq1的集电极即脚ⅲ为低电平。又三极管ⅰq1的集电极即脚ⅲ和功放芯片/sd使能引脚直接相连，/sd使能引脚被瞬间拉低，处于不工作状态。有效保证在系统电压跌落初期提供控制信号，使用该控制信号在掉电初期快速关闭功放。

上述掉电过程中，系统电压vcc跌落至掉电保护点满足如下公式时，功放掉电消除电路才正式开始工作，三极管ⅰq1导通后进一步促使三极管ⅱq2导通，从而控制功放使能引脚/sd工作状态消除pop声输出：

=（vcc-）×−，其中，为电压跌落位置即掉电保护点，vcc为系统电源电压，为二极管d1的管压降，的具体值和采用的二极管的型号有关，为pnp三极管q1的饱和导通时发射极-基极压降。

所述电阻ⅰr31和电阻ⅱr33的数值并不局限于当前数值，可以根据工程需求调整合适的电阻ⅰr31和电阻ⅱr33的数值。

图2为模式二的一种功放掉电pop噪声消除电路，所选功放芯片/sd使能引脚控制端为低电平时芯片工作。电路具体工作过程如下所述：

正常工作时：电阻ⅳr45的一端与功放芯片的/sd使能引脚控制端直接相连，另一端接地。三极管ⅰq1不导通，功放芯片的/sd使能引脚通过电阻ⅳr45拉至低电平，功放芯片正常工作，处于工作模式。

电路分为储能电路和控制电路，

储能电路包括：二极管d1、电阻ⅰr31、电容ⅰc43、电阻ⅱr33，二极管d1的一端连接系统电源，另一端连接电阻ⅰr31的一端，电阻ⅰr31的另一端连接电容ⅰc43的一端，电容ⅰc43的另一端接地，电阻ⅱr33与电容ⅰc43并联。在上电正常工作时，电源会经过二极管d1和电阻ⅰr31给电容ⅰc43充电；

控制电路包括：电阻ⅲr37、三极管ⅰq1、电阻ⅳr45、电容ⅱc56，电阻ⅲr37的一端与系统电源连接，另一端连接三极管ⅰq1的脚ⅰ，三极管ⅰq1的脚ⅱ接连在电阻ⅰr31与电容ⅰc43连接点之间，三极管ⅰq1的脚ⅲ接电阻ⅳr45，电阻ⅳr45另一端接地，电容ⅱc56与电阻ⅳr45并联，三极管ⅰq1的脚ⅲ还与/sd使能引脚的控制端直接相连；

系统电源vcc掉电初期，三极管ⅰ的基极即脚ⅰ电压将随着vcc的跌落同时降低，电势为0，电容ⅰc43释放的电能使三极管ⅰq1的发射极电极即脚ⅱ处于高电平，即三极管ⅰq1的脚ⅱ电压高于脚ⅰ电压，根据p型三极管的工作特性：当ue>ub，三极管ⅰ上下导通，三极管ⅰq1的集电极即脚ⅲ为高电平。三极管ⅰq1的脚ⅲ还与功放芯片的/sd使能引脚控制端直接相连，/sd使能引脚被瞬间拉高，处于不工作模式。有效保证在系统电压跌落初期提供控制信号，使用该控制信号在掉电初期快速关闭功放。进一步地，电阻ⅳr45并联电容ⅱc56，使得三极管ⅰq1的集电极即脚ⅲ输出平稳。

正常工作时：功放芯片的/sd使能引脚通过电阻ⅳr45拉至低电平，功放芯片正常工作。

上述实施例，仅为对本实用新型目的、技术方案和有益效果进一步详细说明的具体个例，本实用新型并非限定于此。凡在本实用新型的公开的范围之内所做的任何修改、等同替换、改进等，均包含在本实用新型的保护范围之内。