专利名称：视频信号变换装置及其中使用的噪声抑制器的制作方法
技术领域：
本发明涉及根据显示器的宽高比使输入视频信号的水平显示长度改变的视频信号变换装置，还涉及与此视频信号变换装置共同工作的噪声抑制器。
电视接收机的一种发展倾向是大型化、图像高质量化。近来，高清晰度电视接收机等宽高比为16∶9的显示装置已进入实用化阶段。以NTSC制式为代表、宽高比为4∶3的普通电视信号若显示在这种宽高比为16∶9的显示装置中，则本应为圆形的图像会变形成横向较长的椭圆形，因此，为了正确显示图像，需要能改变视频信号水平显示长度的视频信号变换装置。另外，为了满足图像高质量化的要求，使图像清晰的噪声抑制器也很重要。
下述装置是一种普通的视频信号变换装置。该装置同步于写入地址信号存储视频信号数据，并同步于读出地址信号读出已存入的数据。在该装置中，若使读出地址信号与写入地址信号频率不同，就能改变视频信号的水平显示长度。但是，此方法需要频率不同的时钟脉冲，因而装置的结构变得复杂，并且时钟脉冲之间容易发生干扰，难有对策。
本发明目的在于提供将普通电视图像以正确形状清晰地显示于宽高比不同的大型显示装置中用的有效视频信号变换装置、噪声抑制器，进而提供具有噪声抑制功能的视频信号变换装置。
本发明另一目的在于提供电路结构简单、调整方便的视频信号变换装置、噪声抑制器，进而提供有噪声抑制功能的视频信号变换装置。
本发明的视频信号变换装置包括存储输入视频信号数据的存储器，读出上述存储器中根据视频信号变换率而确定的地址(复数)，及其下一地址(复数)的内容的装置(下文称为地址信号发生器)，对上述读出的视频信号数据(复数)进行插值运算，以获得变换后的视频信号的装置(以下称为内插滤波器)，采用频率一定的时钟脉冲进行上述存储器的视频信号数据存储及读出，但一次水平显示中读出的地址(复数)数量随视频信号的变换率变化，因而变换后的视频信号一次水平显示长度与输入视频信号长度不同。
本发明更详细的结构及效果在下文的详细说明中将更为明显。
图1示出本发明一个实施例的视频信号变换装置电路图。
图2是用于说明图1实施例的动作的时序图。
图3是表示图1实施例中输入信号与输出信号之间关系的图线。
图4示出本发明第2实施例的电路图。
图5是用于说明图4实施例的时序图。
图6示出图4实施例中输入信号与输出信号的关系。
图7示出本发明第3实施例的电路图。
图8是用于说明图7中地址发生电路动作的时序图。
图9是用于说明图7中噪声抑制动作的波形图。
图10是用于说明图7实施例的动作的时序图(其一)。
图11是用于说明图7实施例的动作的时序图(其二)。
图12是表示图7实施例中输入信号与输出信号之间关系的图线。
图1示出本发明一个实施例的视频信号变换装置电路图。其中，行存储器1从地址0开始依次存储输入信号，再读出时，若指定的地址为An，则读出An的数据Dn和相邻地址An+1的数据Dn+1。计数器4从0开始逐一对视频信号的水平取样脉冲进行计数。乘法器5将所给的第1基准值与计数器4的输出值相乘。加法器6将乘法器5输出的整数部分与计数器4的输出相加，其和输出用于指定行存储器1的读出地址。减法器7用行存储器1的输出Dn去减输出Dn+1。乘法器8将减法器7的输出与乘法器5输出的小数部分相乘。加法器9将行存储器1的输出Dn与乘法器8的输出相加后，得到总输出信号。
图1的电路动作如下(参照图2)。在下文中，为了便于说明，规定第1基准值为1/3。首先，输入信号从地址0开始，依次存储在行存储器1中。接着，乘法器5将计数器4从0开始逐一计数的值与基准值相乘，产生乘积输出。该乘积输出分成整数部分与小数部分。整数部分利用加法器6与计数器4的输出相加，该和输出用于指定行存储器1的读出地址。读出所指定的地址An与其相邻地址An+1中存储的数据Dn和Dn+1两个数据，并馈给减法器7。减法器7向乘法器传送所收到的两个数据的差值。乘法器8将该差值乘以乘法器5输出的小数部分。加法器9在行存储器1中读出的数据Dn上加以乘法器8的输出。结果得到图3所示的压缩视频信号。如上所述，通过对行存储器1中读出的数据进行内插，只用一种时钟脉冲就能进行视频信号的压缩。
上文中为了方便而将第1基准值定为1/3，但该值不限于1/3，可以采用0到1之间任意的一个数。设第1基准值为x，则输入视频信号的变换率为1/(x+1)。
图4示出本发明的第2实施例。其与图1实施例的不同点在于设置了计数器4输出值和第2基准值均可选择的开关电路10。与第1实施例动作上的区别在于开关电路10选择第2基准值的情形。图5示出该状态下的动作。第1基准值为4/5，第2基准值为0。与图2中第1实施例动作的差异是乘法器5输出的整数部分本身指定读出地址。反复在同一地址下读出，可得到图6所示的扩展视频信号输出。如上所述，第2实施例的电路可用一开关电路转换压缩和扩展两种功能。
图4中，第1基准值可设定为0至1之间的任意值。设第1基准值为y，则输入视频信号的水平扩展率为1/y。第2基准值可任意设定，扩展的部分由该值决定。
图7示出本发明的第3实施例。其中包含有噪声抑制电路。图中，减法器101从输入视频信号a中减去存储器120所存储的信号。乘法器102将减法器101的输出信号b乘以第3基准值B。基准值B设定为与噪声抑制率相对应的数值(0-1.0)，该值由噪声的发生频度及性质决定。减法器103将输入信号a减去乘法器102的输出信号c。地址发生电路112选择存储器120的地址，以控制信号的写入及读出。上述减法器101和103、乘法器102、存储器120以及地址发生器112构成噪声抑制器。
地址发生电路112包括计数器107、乘法器108、加法器109和110，以及选择器111。计数器107对视频信号的水平取样脉冲进行计数。乘法器108将计数器107的输出e乘以基准值A。基准值A决定视频信号的变换率，其值为0，则无变换，越接近1，则变换率越大。加法器109将计数器107的输出e加以乘法器108输出信号的整数部分。加法器110给加法器109的输出加以整数1。选择器111以计数器107的输出e为存储器120的写入地址AW(n)，以加法器109、110的输出信号为存储器120的读出地址A1(n)、A2(n)，并以分时方式选择这些写入及读出地址。选择器111包含切换电路，以根据外部输入的选择信号选择写入及读出地址，控制存储器120。
减法器113将存储器120的第2输出信号D2(n)减去第1输出信号D1(n)。第1输出信号D1(n)是根据读出地址A1(n)从存储器120读出的信号，第2输出信号D2(n)是根据读出地址A2(n)从存储器120读出的信号。乘法器114将减法器113的输出h乘以乘法器108输出信号的小数部分g。加法器115给乘法器114的输出信号i加上第1输出信号D1(n)，最后得到总输出信号。上述减法器113、乘法器114以及加法器115构成了视频信号变换装置的内插滤波器116。
存储器120是存储视频信号一条水平扫描线的行存储器，它保持输入视频信号d，并根据由选择器111供给的地址信号读出第1～第3输出信号D1(n)～D3(n)，例如可以用双端口存储器构成。输出信号D1(n)是对一行第n次取样的预频信号，而且未经延迟立即通过读出地址A1(n)从存储器120读出。输出信号D2(n)是只比输出信号D1(n)滞后一个取样点的视频信号。输出信号D3(n)是将减法器103的输出信号d延迟了一行的信号，并馈给减法器101的减数输入端。计数器107将输出e提供给选择器111，作为写入地址AW(n)及读出地址A3(n)。
图7的电路动作如下(参照图8、图9、图10及图11)。减法器101将输入视频信号a减去从存储器120读出的前一行的第3输出信号D3(n)。这时，地址发生电路112产生图8(2)、图10(1)及图11(1)所示那样的地址信号，并利用图8(6)所示脉冲进行读出及写入。在图8(6)中.0T～(3/4)T是读出期，(3/4)T～1T是写入期。选择器111得到选择信号后，依次选择图8(2)～(4)所示的地址信号，各地址信号又按图8(5)所示顺序馈给存储器120。
若输入了图9(1)所示那样含有噪声的信号a，则减法器101将输入信号a减去保存在存储器120中的前一行信号D3(n)(参见图9(2))，取出图9(3)所示那样的噪声b。乘法器102在基准值B取为1/2时，产生图9(4)所示的输出c。减法器103将输入信号a减去乘法器102的输出c，生成图9(5)所示的信号d。地址发生电路112产生地址信号，在写入脉冲为低(L)电平时，将信号d写入存储器120。该信号在写入脉冲为高(H)电平时作为输出信号D3(n)读出。这样构成了采用存储器120的循环滤波器，因而能降低输入信号中含有的噪声电平。
乘法器108输出的整数部分f及小数部分g给到加法器109及乘法器114。加法器109将计数器107的输出e加上整数部分f，形成读出地址A1(n)。加法器110将读出地址A1(n)加1，形成读出地址A2(n)。选择器111根据选择信号依次切换写入及读出地址，输出图8(5)所示的地址信号。存储器120得到读出地址A1(n)、A2(n)后，就读出输出信号D1(n)及D2(n)。减法器113将输出信号D2(n)减去D1(n)，生成信号h。信号h提供给乘法器114，再乘以乘法器108输出的小数部分g后，产生信号i。加法器115将第1输出信号D1(n)加上信号i，产生图10(10)及图11(10)所示的水平压缩输出信号j。
当输入信号d为图12(1)所示的斜升信号，且基准值为1/3时，如图12(2)所示，输出信号j成为取样点压缩为0.75的信号，而且图10及图11(4)、(6)所示的地址3、7、11、15……的信息消失。但是，通过内插滤波器110的内插处理，输出信号j修正成直线状，如图12(2)所示。
本发明的视频信号压缩装置通过对基准值的设定，得到了适合输入视频信号的噪声抑制效果，进而能任意设定输入视频信号的水平显示长度。因此，具有可在宽高比不同的显示装置上显示高质量图象的优良效果。
本发明可在其它各种形式下实施，而不致脱离其精神实质或主要特征。因此，上述实施例从各方面看都只不过是例示，不成为限定性的解释。本发明的范围示于权利要求，而在说明书中不作限制。再者，属于权利要求等同范围内的变形及变更都处在本发明的范围内。
权利要求
1.一种改变视频信号水平显示长度的视频信号变换装置，其特征在于，它包括存储输入视频信号数据的存储器，读出上述存储器中依视频信号变换率而定的地址(复数)及下一地址(复数)的内容的装置，对上述读出的视频信号数据(复数)作插值计算，以获得变换后的视频信号的装置，采用一定频率的时钟脉冲进行上述存储器的视频信号数据存储及读出。
2.一种视频信号变换装置，其特征在于，它包括存储输入视频信号用的存储器，对视频信号取样脉冲计数用的计数器，将上述计数器输出乘以规定基准值用的第1乘法器，用于根据上述第1乘法器输出的整数部分与上述计数器输出相加后所得信号来控制上述存储器的第1加法器，求出上述存储器的第1输出与第2输出之差用的减法器，将上述减法器输出乘以上述第1乘法器输出的小数部分用的第2乘法器，以及将上述存储器第1输出加上上述第2乘法器输出用的第2加法器。
3.一种视频信号变换装置，其特征在于，它包括存储输入视频信号用的存储器，对视频信号取样脉冲计数用的计数器，将上述计数器输出乘以规定的第1基准值用的第1乘法器，用于根据上述第1乘法器输出的整数部分与开关电路所选上述计数器输出或者所规定第2基准值相加后的信号，来控制上述存储器的第1加法器，求出上述存储器的第1输出与第2输出之差用的减法器，将上述减法器输出乘以上述第1乘法器输出的小数部分用的第2乘法器，以及将上述存储器第1输出加上上述第2乘法器输出用的第2加法器。
4.一种噪声抑制装置，其特征在于，它包括存储输入视频信号用的存储器，将上述输入视频信号减去从上述存储器读出的前一水平扫描期的视频信号用的第1减法器。将上述第1减法器的输出乘以第3基准值用的第3乘法器，向上述存储器提供将上述输入视频信号减去上述第3乘法器输出后所得信号用的第2减法器，对上述输入视频信号取样脉冲计数，并生成上述存储器的地址信号用的计数器，将上述计数器输出乘以第1基准值用的第1乘法器，将上述第1乘法器输出的整数部分加上上述计数器输出，并生成第1读出地址信号用的第1加法器，上述第1加法器输出加常数，并生成第2读出地址信号用的第3加法器，以及根据选择信号切换上述计数器的地址信号、上述第1及第2读出地址信号，并将所得信号提供给上述存储器的选择器。
5.一种视频信号变换装置，其特征在于，它包括存储输入视频信号用的存储器，对上述输入视频信号取样脉冲计数，并生成上述存储器的地址信号用的计数器，将上述计数器输出乘以第1基准值用的第1乘法器，将上述第1乘法器输出的整数部分加上上述计数器输出，并生成第1读出地址信号用的第1加法器，上述第1加法器输出加上常数并生成第2读出地址信号用的第3加法器，根据选择信号切换上述计数器的地址信号、上述第1及第2读出地址信号，并将所得信号提供给上述存储器的选择器，求出根据上述第1及第2读出地址信号读出的上述存储器第1与第2输出信号之差的减法器，将上述减法器输出乘以上述第1乘法器输出的小数部分用的第2乘法器，以及将上述存储器第1输出加上上述第2乘法器输出用的第2加法器。
6.一种具有噪声抑制功能的视频信号变换装置，其特征在于，它包括存储输入视频信号用的存储器，将上述输入视频信号减去从上述存储器读出的前一水平扫描期的视频信号用的第1减法器，将上述第1减法器输出乘以第3基准值用的第3乘法器，向上述存储器提供将上述输入视频信号减去上述第3乘法器输出后所得信号用的第2减法器，对上述输入视频信号取样脉冲计数，并生成上述存储器的地址信号用的计数器，将上述计数器的输出乘以第1基准值用的第1乘法器，将上述第1乘法器输出的整数部分加上上述计数器输出，并生成第1读出地址信号用的第1加法器，将上述第1加法器的输出加上常数，并生成第2读出地址信号用的第3加法器，根据选择信号切换上述计数器的地址信号、上述第1及第2读出地址信号，并将所得信号提供给上述存储器的选择器，求出根据上述第1及第2读出地址信号读出的上述存储器第1及第2输出之差的第3减法器，将上述第3减法器输出乘以上述第1乘法器输出的小数部分用的第2乘法器，以及将上述存储器第1输出加上上述第2乘法器输出用的第2加法器。
全文摘要
本发明的视频信号变换装置包括存储输入视频信号数据的存储器；从上述存储器读出依视频信号变换率而特定的地址(复数)及次一地址(复数)中的内容的地址信号发生装置；对上述读出的视频信号数据(复数)作插值运算，得到变换后的视频信号的内插滤波器。上述存储器对视频信号的存储及读出利用一定频率的时钟脉冲进行，但一次水平显示中读出的地址(复数)的个数依照视频信号的变换率而变动，因而，所变换出的视频信号一次水平显示的长度与输入视频信号的不同。
文档编号H04N5/44GK1083651SQ9310965
公开日1994年3月9日 申请日期1993年8月5日 优先权日1992年8月6日
发明者井泽洋介, 奥村直司 申请人:松下电器产业株式会社