专利名称：时钟同步控制检验装置的制作方法
技术领域：
本发明是对通信设备中收发信数据处理装置内的时钟控制效果进行检验的方法。
从技术上来看整个数字移动通信装置时，解调器部分的技术难度较大，特别是时钟同步问题是重要的课题。当接收的基带信号发生相位误差时，在解调器部分是否能够可靠地进行与其相应的时钟同步控制，是否能够正确无误地接收数字信号，是信号解调电路开发试制时的一个重要检验项目，另外，也是信号解调电路批量生产时不可缺少的一个检验项目。
发生相位误差时，为了确认是否能够可靠地进行与其相应的时钟同步控制，是否能够正确无误地接收数字信号，必须改变接收信号的相位进行试验。但是，使用直接将数字调制装置产生的数字调制数据输入解调装置的试验方法，不能改变接收信号的相位，所以，不能确认是否可以正确地进行时钟控制。
因此，先有的方法是将由数字调制装置产生的数字调制数据先经D/A变换器变换为模拟信号后，由A/D变换器的采样时钟将相位误差加到该信号上，再变换为数字信号，然后进行发生相位误差时的时钟同步的确认。
图9示出了以往时钟同步检验装置的例子。图中，100部分是被检验的解调电路的一部分，200部分相当于检验装置。由该100和200部分构成为差动相位偏移调制(DPSK)方式的基带收发信装置的调制-解调器，这样考虑时，图9(a)就是数字调制器，图9(b)就是收信装置。下面，参照图9说明已往的时钟同步控制检验的方法。
在DPSK方式中，使基带数字信号的符号与连续的两个符号间的相位变化相对应。来自数据发生装置120的数字输入信号，由I(同相分量)/Q(正交分量)分离器101进行正交分离，由差动编码变换器102变换成与码相对应的相位变化，然后，由余弦滚降滤波器(以后称为RCROF滤波器)103-1，103-2对各个成分进行滤波，抑制码间干扰，产生数字调制数据。该数据由D/A变换器109-1，109-2变换为模拟信号。
为了确认时钟同步控制，将该模拟信号输入A/D变换器110-1，110-2，经RCROF滤波器104-1，104-2、检波电路105、判决电路106和I/Q合成器107进行解调。这时，由接收时钟再生电路108从检波电路105的输出中抽出接收时钟成分，进行时钟的再生，再生的时钟作为A/D变换器110-1，110-2和A/D时钟使用。
为了进行时钟同步控制试验，利用相位延迟电路111使该A/D时钟延迟或超前，进行时钟相位的调整。利用误码率计统计误码率来判断是否正确地进行了时钟相位的调整。
但是，在已往的方法中，由于是利用硬件确认的，所以，当动作不正常时，很难发现时钟再生电路何处出了毛病。另外，实际上如果不制作硬件，就不能改变时钟的相位，所以，难于将任意的相位误差加到时钟上，这样，就必然需要很多时间和费用。
因此，本发明的目的是要提供一种时钟同步控制检验装置，该装置不特别制作硬件也可以将数字调制方式产生的数字数据直接输入解调器而给出任意的相位误差，不必变换为模拟信号，从而不需要D/A变换器和A/D变换器。
为了达到上述目的，本发明的特征在于具有用于抑制码间干扰(IntersymbolInterference)的滤波装置、用于解调信号的检波装置、对检波输出信号进行判别的装置和对其检波输出信号眼图的相位误差进行检测的装置。该数字基带信号接收装置的时钟同步控制检验装置中，用数字滤波器构成滤波装置，备有多个该滤波器的系数组，利用系数控制装置选择其中的一组以产生用于检验的任意的相位误差。
即在本发明中，为了抑制码间干扰，在插入的RCROF滤波器的系数中，含有在脉冲响应上以给出时间超前或延迟的形式的时间因素。这样，当数字信号通过该滤波器时，数字信号本身就可以将相位误差加到数据上，因此，不需要使用D/A变换器和A/D变换器。另外，进而如果预先将RCROF滤波器的系数组存储到存储器中，利用软件就可以非常简单地将它读出，所以，不需要特别的设备和手续就可以很容易地实现时钟同步的检验。因此，可以大幅度节约时钟同步控制的设计和检验所需要的时间和经费。
图1是本发明的时钟同步控制检验装置的一个实施例的框图。
图2是图1实施例中RCROF滤波器的系数取法的说明图。
图3是图1实施例中RCROF滤波器的系数类别的中心系数选择方法的说明图。
图4是图1实施例中所用的RCROF滤波器的一个构成框图。
图5是图1实施例中RCROF滤波器的滤波系数与检波输出的相位之间的关系说明图。
图6是图1实施例中RCROF滤波器系数控制器的一个构成例的框图。
图7是图6所示的RCROF滤波器系数控制器的地址与系数类别的对应表的一例。
图8是本发明时钟同步控制检验装置的另一实施例的框图。
图9是现有技术的时钟同步控制检验装置的框图。
图1(a)，(b)中作为本发明的一个实施例，示出了基带收发信装置的调制-解调器框图。图1中，20部分是应检验的解调电路的一部分，30部分相当于检验装置。由该20和30部分构成为差动相位偏移调制(DPSK)方式的基带收发信装置的调制-解调器，图1(a)是数字调制器，图1(b)是接收装置。
在图1(a)中，1是将数据输入分离为同相分量I和正交分量Q的I/Q分离器，2是差动编码变换器，3是用于抑制码间干扰的发送端的RCROF滤波器。另外，在图1(b)中，4是用于抑制码间干扰的接收端的RCROF滤波器，5是将调制数据进行解调的检波电路，6是判别解调的接收数据为“1”或“0”的判别电路，7是将I通道数据和Q通道数据合成后再生出原来的数据的I/Q合成电路，8是从接收数据中抽出接收时钟成分的接收时钟再生电路，9是RCROF滤波器的系数控制器。另外，10是存储在发送端产生的数字调制数据的数据存储器，存储的数据在接收端进行再生。20是应检验的解调电路的部分。
下面，说明系数控制器9，它控制由数字滤波器构成的RCROF滤波器4的系数。
图2是表示RCROF滤波器4的系数的取法，系数可以在滤波器的脉冲响应波形上离散地求值。这里，使用6符号、12抽头的系数，以2倍信码率的速率进行滤波。
这时，将使用以实线表示的系数h1～h12时与使用在时间上超前信码率1/16而计算的系数h′1～h′12时的滤波输出进行比较，可知，对于相同的输入数据，使用系数h′1～h′12时的滤波输出比使用系数h1～h12时在时间上滞后信码率1/16。
将这一关系表示为数学式，则用函数f1(t)表示的信号作用到具有脉冲响应f2(t)的滤波器上时的输出信号f(t)可以用f1(t)和f2(t)的卷积进行表示，所以，有f(t)＝f1(t)＊f2(t)＝∫- ∞+ ∞]]>f1(x)f2(t-x)dx如果f1(t)前移t0，则f(t)＝f1(t+t0)＊f2(t)＝∫- ∞+ ∞]]>f1(x+t0)f2(t-x)dx这里，若令x+t0＝y(这只是在时间轴上将原点移动t0)，则为f(t)＝∫- ∞+ ∞]]>f1(y)f2[t-(y-t0)]dy＝f1(t)＊f2(t-t0)这就相当于在脉冲响应上延迟了t0。
为了在进行同步控制检验时改变相位，可以利用这一性质，根据相位差选择不同的RCROF滤波器4的系数组。
图3是表示如何选择中心系数h6和如何改变滤波器输出的图。
设ct为基准的RCROF滤波器4系数组的中心系数，则m1就是获得延迟信码率1/16输出的滤波器系数的中心系数，m2是获得延迟信码率2/16输出的滤波器系数的中心系数，P1是获得超前信码率1/16输出的滤波器系数的中心系数，P8是获得超前8/16输出的滤波器系数的中心系数。中心系数h6以外的系数，与h6的位置相对应，同样可以使脉冲响应超前或滞后。
图4是RCROF滤波器4的构成例子。图示是用非循环形数字滤波器构成的，a1～a12是给出各个滤波器系数的乘法器，z-1是给出信码率1/2延迟的延迟电路，∑是总和加法器。使用这一结构以2倍信码率的速率进行滤波，使用6符号、12抽头的系数。乘法器a1～a12也可以使用例如ROM(只读寄存器)等构成。
图5是表示如何利用RCROF滤波器系数控制器9的系数控制来改变检波电路和输出即眼图的。
设RCROF滤波器系数使用ct时的检波输出为图5(b)所示的检波输出波形A。该检波输出波形A的峰值比图5(a)的信码率时钟的前沿滞后信码率时钟的1/8波长。这一状态称为偏离信码率1/8的状态。
这里，RCROF滤波器系数若使用P2时，对于相同的输入，检波输出则为图5(c)所示的检波输出波形B，信码率时钟的前沿和检波输出的最大开口相互一致。
下面，再回到图1(a)，(b)，说明该电路进行时钟同步控制检验的动作。
在图1(a)中，数字输入信号由I/Q分离器1分离为I通道和Q通道，由差动编码变换器2进行差动编码，然后，通过用于抑制码间干扰的发送端的RCROF滤波器3进行调制。这样经过由1～3各组件构成的数字调制器调制过的数字数据，集中存储到数据存储器10内。为了检验图1(b)的接收装置的接收时钟再生电路8，读取该数据存储器10存储的数据，输入接收装置。其中，11是时钟控制操作器，12是时钟控制监视器。
下面，举例说明检验的顺序。图6是用ROM等地址数据变换器9-1构成RCROF滤波器系数控制器9的情况，对于4位地址，构成输出h1-h12的12个各8位的系数数据(总计96位)。在图7中，示出了该存储器的地址与滤波器类别的对应关系。例如，若给出“0100”4位地址码，就相当于给出与m4相应的96位h1～h12的系数数据输出。
现在，设由图1(b)的时钟控制操作器11输出地址“0000”，由RCROF滤波器系数控制器9即地址数据变换器9-1选择滤波器类别为ct的系数。然后，由RCROF滤波器4以该滤波器类别ct进行滤波，设检波输出为图5(b)所示的检波输出波形A，为偏离信码率1/8的状态。
在该状态下一使接收时钟再生电路8正常地动作，时钟控制监视器14就识别偏离。将该识别结果一反映到时钟控制操作器13上，时钟控制操作器13便输出地址“1110”而选择滤波器类别P2。滤波器类别P2与滤波器类别ct相比，它就是使相位超前信码率1/8的滤波器，结果，检波输出如图5(c)所示的检波输出波形B那样，没存信码率偏离。
时钟控制监视器12监视接收时钟再生电路8，进行时钟控制的动作确认。利用时钟控制操作器11设定任意的地址，由时钟控制监视器12监视接收时钟再生电路8，不必制作特别的硬件，仅靠软件的模拟就可以检验相对于时钟的相位偏移的接收时钟再生电路8的动作。在这一处理的阶段，信号全是以数字信号的形式直接进行的，所以，不需要A/D变换器和D/A变换器，仅靠滤波器系数的设定，就可以按照设计者的意图给出相位偏移，并判断该结果，从而可以很容易地实现详细的时钟同步控制的设计和检验。
图8是本发明第二实施例基带收发信装置中调制-解调器的框图。
这个实施例的基本电路和图1所示的实施例相同，图8(a)是数字调制器，图8(b)是接收装置。各部分的作用和图1的情况相同，序号也标以和图1相同的序号。
本实施例与图1的不同点是不是将RCROF滤波器的系数控制器9的控制信号传送给接收端的RCROF滤波器4，而是传送给发送端的RCROF滤波器3，在发送端进行相位控制。在本结构中，如果将发送端的RCROF滤波器3与图1接收端的RCROF滤波器4同样构成的话，就可以按照和图1的实施例完全相同的顺序进行同步检验。
这时，如果由时钟控制操作器11指定产生某一相位偏移，在发送端产生该相位偏移的数据后，就可以将产生了相位偏移的数据存储到数据存储器10内。
对于同一数据，可以有产生了相位偏移的数据和标准的没有相位偏移的数据或多个不同的相位偏移的数据等，预先存储到数据存储器10内，使用时有选择地读取该数据，就可以在接收端进行时钟同步控制检验。由于这种方法可以任意复制数据存储器10的存储内容，所以，在生产线上检验大量生产的调制-解调器IC的解调器时特别有效。
权利要求
1.数字基带信号接收装置的时钟同步控制检验装置，其特征在于用于抑制码间干扰的第1数字滤波装置、用于将调制接收信号进行解调的检波装置、对上述检波装置的检波输出信号的判别装置、对其检波输出信号眼图的相位偏移的检测装置和选择上述第1数字滤波装置的滤波器系数的系数控制装置。
2.按照权利要求1所述的数字基带信号接收装置的时钟同步控制检验装置，其特征在于设有对输入信号进行数字调制的数字调制装置和记忆上述数字调制装置的调制结果的数字调制数据存储装置，并由上述数字调制数据的存储装置，直接将数字调制数据传送给上述数据基带信号接收装置的输入端。
3.按权利要求2所述的数字基带信号接收装置的时钟同步控制检验装置，其特征在于在上述数字调制装置和上述数字调制数据存储装置之间设有用于抑制码间干扰的第二数字滤波装置，按上述系数控制装置，改变上述第一数字滤波装置的滤波器系数后，再选择第二数字滤波装置的滤波器系数。
4.按权利要求1～3所述的数字基带信号接收装置的时钟同步控制检验装置，其特征在于由上述系数控制装置所选择的上述第一或第二数字滤波装置的滤波器系数都存储在存储器内，以便可以对多个系数组1组地选择。
5.按权利要求1～4所述的时钟同步控制检验装置，其特征在于上述第一和/或第二数字滤波装置是余弦滚降滤波器。
6.按权利要求1～5所述的时钟同步控制检验装置，其特征在于设有操作上述系数控制装置的时钟控制操作装置和监视接收时钟的相位的相位监视装置。
全文摘要
本发明的数字基带信号接收装置的时钟同步控制的试验检验装置不必将数字调制器产生的数字数据变换为模拟信号，就可以给出数字式的任意的相位误差，从而可以很容易地实现时钟同步控制检验。用数字滤波器构成用于抑制码间干扰的滤波器，将该滤波器系数组按脉冲响应沿时间轴偏离的形式备有多组，设有用于选择其中的一组的系数控制装置。这样，通过选择滤波器的滤波器系数，可以对数字信号任意给出相位偏移。
文档编号H04L27/18GK1099539SQ9410644
公开日1995年3月1日 申请日期1994年6月10日 优先权日1993年6月14日
发明者齐藤成利 申请人:株式会社东芝