专利名称：扫描时序产生器的制作方法
技术领域：
本发明有关一种扫描时序产生器。
目前，在视讯的领域，存在着数种国际标准。每一种系统标准均有其独特的显示时序(Display Timing)，而其中最普遍被使用的为电视的NTSC、PAL系统及个人电脑的VGA逐行系统。
按，电视NTSC、PAL系统及个人电脑标准VGA的扫描参数如下NTSCPAL VGA水平频率15734Hz 15625Hz 31.5KHz垂直频率59.94Hz 50Hz 60Hz扫描数 525 625 /解析度 / /640×480扫描模式 交错 交错 逐行在多媒体视讯应用上，数字影像的输出与显示，需接受合乎显示系统标准的输入时序，以便将影像数据正确取出，并显示于显示器屏幕上。
本发明目的是针对上述问题，即为能灵活产生各种不同标准的时序，以使影像数据可被显示于该各种不同的显示系统而提供一种扫描时序产生器，本发明将许多广泛使用的标准系统，依其标准的时序规格设计，以模式设定的方式，使其产生合乎设定的系统模式的时序。亦即经由模式设定，使本发明的扫描时序产生器产生显示系统所需时序。
本发明的扫描时序产生器包括产生像素时钟的像素时钟产生器(Pixel Clock Generator)；产生水平同步信号(HorizontalSynchronization Signal)及水平消隐信号(Horizontal BlankingSignal)的水平时序产生器(Horiznotal Timing Generator)；产生垂直同步信号(Vertical Synchronization Signal)及垂直消隐信号(Vertical Blanking Signal)的垂直时序产生器(VerticalTiming Generator)；和产生合成同步信号(Composite Synchroni-zaiton Signal)的合成时序产生器(Composite Timing Generator)。这项装置可产生的显示模式包括NTSC交错模式(Interlace Mode)、NTSC非交错模式(Noninterlace Mode)、PAL交错模式、PAL非交错模式、VGA 60Hz逐行模式(Progressive Mode)、和VGA 50Hz逐行模式。
亦即本发明提供的一种扫描时序产生器，其输入一单一频率的信号，该扫描时序产生器包括一模式寄存器，用以储存及输出所对应显示模式的模式值；一模式解码器，系根据上述模式值解码产生模式控制信号；一像素时钟产生器，系根据模式控制信号，由上述单一频率的信号产生对应显示模式的一像素时钟；一水平时序产生器，输入像素时钟且根据模式控制信号，产生对应显示模式的一水平同步信号及一水平消隐信号，水平时序产生器包含一第一计数器输出一像素计数值；一垂直时序产生器，系输入像素时钟、像素计数值及模式控制信号，产生对应显示模式的一垂直同步信号、一垂直消隐信号及一图场指示信号，垂直时序产生器包含一第二计数器输出一水平计数值；一合成时序产生器，系输入像素时钟、模式控制信号、像素计数值、水平计数值、水平同步信号及垂直同步信号，选择性地产生一交错式合成同步信号；一“与”(AND)门，系输入上述水平消隐信号及垂直消隐信号，以产生一合成消隐信号；一“同”(EXCLUSIVE NOR)门，系对上述水平同步信号及垂直同步信号进行“互斥反或”逻辑运算，输出一非交错式合成同步信号；以及一选择器，系因应模式控制信号，选择性输出上述交错式合成同步信号及非交错式合成同步信号。
本发明的目的、特征及优点将结合附图对其进行详细说明。
附图的简要说明
图1揭示本发明的扫描时序产生器的模式方框图。
图2揭示图1中像素时钟产生器13输出入信号的时序图。
图3揭示图1中水平时序产生器14输出信号的时序图。
图4揭示图1中垂直时序产生器15输出信号的时序图。
图5揭示TV/NTSC/非交错模式合成同步信号的时序图。
图6揭示IV/PAL/非交错模式合成同步信号的时序图。
图7揭示IV/NTSC/交错模式合成同步信号的时序图。
图8揭示TV/PAL/交错模式合成同步信号的时序图。
图1为本发明的装置的模式方框图。大致可区分为六部分1、模式选择(Mode Register & Mode Decoder)2、像素时钟产生器3、水平时序产生器4、垂直时序产生器5、合成时序产生器6、附加逻辑线路。依序说明如下模式选择中模式寄存器(Mode Register)11为三位元寄存器，可由外部控制器(未示)写入适当值，来设定所需的系统模式。本装置共有六种系统模式可供选择，其扫描参数如表1所示。解码器12则依照寄存器11内设定值110解码，送出信号121，通知其他逻辑线路目前的模式，使产生设定模式的对应时序。
表1寄存器模式 像素时钟水平同步 垂直同步 垂直周期II信号131 信号141 信号151扫描线数000 NTSC交错13.5MHz 15734Hz 59.94Hz262.5001 NTSC非交错 13.5MHz 15734Hz 59.83Hz263010 PAL交错 13.5MHz 15625Hz 50Hz 312.5011 PAL非交错 13.5MHz 15625Hz 49.92Hz31310X VGA逐行 27MHz 31468Hz 59.94Hz52560Hz11X VGA逐行 27MHz 31250Hz 50Hz 62550Hz像素时钟产生器13这部分逻辑线路接受40.5MHz频率的信号130输入，根据信号121，产生27MHz或13.5MHz的时钟131输出，如图2所示。这项输出时钟131将送至水平、垂直及合成时序产生器14、15、16，作为此三个时序产生器的触发时钟，进而产生各项同步信号。
水平时序产生器14是由一个10位元计数器及相关逻辑线路组成。当装置的重置信号(Reset)发出或模式改变时，此计数器将被置入一固定数值，当模式为PAL或VGA 50Hz时，此数值为863；当模式为NTSC或VGA 60Hz时为857；如此，当PAL或VGA 50Hz时，系统的一条水平扫描线(Horizontal Scan Line)将包含864个像素时钟，而当NTSC或VGA 60Hz时将包含858个像素时钟，由此决定扫描线频率。每当计数器倒数至0时，代表一条水平扫描线完成，863或857将再度被置入计数器。此计数器的运作时钟为像素时钟产生器的输出信号131。相关时序见图3及表2。其中A代表前缘(Front Porch)，B代表水平同步脉冲，D代表一完整的水平扫描线，C代表后缘(BackPorch)。水平消隐信号142及水平同步信号141为水平时序产生器14的输出。
表2模式 A BC DNTSC 20像素时钟 64像素时钟 64像素时钟 858像素时钟PAL20像素时钟 64像素时钟 76像素时钟 864像素时钟VGA/ 22像素时钟 102像素时钟 48像素时钟 858像素时钟60HzVGA/ 22像素时钟 102像素时钟 48像素时钟 864像素时钟50HZ
此时序产生器15以像素时钟131为触发时钟(Trigger)，参考水平时序产生器中的计数器值143，来产生垂直消隐信号152、垂直同步信号151及图场信号(Top_Field)153为交错显示模式时，图场信号153为第一图场的指示信号。
此垂直时序产生器15为一个10位元计数器及相关逻辑线路组成。当装置的重置信号发出或模式改变时，此10位元计数器将被清除为0。每当一条水平扫描线完成，此计数器即自动加1。此计数器可依不同模式设定为下述对应模数(Modulo)计数器而运作。
a)NTSC/Interlace及VGA/60Hz模式时，以模数524(MOD-524)计数器方式运作，即在计数器数至524后，归返至0。
b)PAL/Interlace及VGA/50Hz模式时，以模数624(MOD-624)计数器方式运作，即在计数器数至624后，归返至0。
c)NISC/Non-interlace模式时，以模数262(MOD-262)计数器方式运作，即在计数器数至262后归返至0。
d)PAL/Non-interlace时，以模数312(MOD-312)计数器方式运作，即在计数器数至312后归返至0。
垂直消隐信号152及垂直同步信号151的时序见图4及表3所示。图场信号153唯有在交错显示模式下才有效；NTSC/Interlace模式下第一图场(Top_Fiele＝1)为第一条水平扫描线至第263条水平扫描线中点；第二图场(Top_Fiele＝0)为263条水平扫描线中点至525条水平扫描线结束。PAL/Interlace模式下，第一图场为第一条水平扫描线至第313条中点；第二图场为第313条中点至625条结束。当为非交错显示模式图场信号153无意义。
表3模式A B C DNTSC/交错3扫描线3扫描线 21扫描线262.5扫描线NTSC/非交错 3扫描线3扫描线 21扫描线263扫描线PAL/交错 2.5扫描线 2.5扫描线 25扫描线312.5扫描线PAL/非交错 2.5扫描线 2.5扫描线 25扫描线313扫描线VGA/60Hz 10扫描线 2扫描线 45扫描线525扫描线VGA/50Hz 10扫描线 2扫描线 45扫描线625扫描线合成时序产生装置10，其包含合成时序产生器16、“同”门(Exclusive NOR)18及选择器19。
当为TV模式时，根据模式寄存器11的设定，在非交错模式下选择器19选择“同”门18的输出181为合成同步信号191。在交错模式下选择器19选择合成时序产生器16的输出161为合成同步信号191。
此时序产生器16内为一个9位元计数器及相关逻辑线路所组成。因VGA模式下的时序不须合成同步信号时序，所以当模式设定为VGA/50Hz或VGA/60Hz时，此时序产生器16不动作。当设定为电视的4种模式时，非交错式及交错式合成同步信号的产生方式如下a)非交错式如图5及图6所示。当垂直同步信号151为高准位(high)，合成同步信号181与水平同步信号141相同；当垂直同步信号为低准位(low)，合成同步信号191与水平同步信号141反相。因此，以水平同步141及垂直同步信号151为输入的“同”门元件18被用来完成此项功能，即水平同步信号141及垂直同步信号151经一“同”门18后产生非交错式合成同步信号181。
b)交错式详细的时序图示于图7及表4和图8及表5。当为NTSC系统交错模式时，其每一图场由262.5条水平扫描线构成；PAL系统则由312.5条构成；因此根据电视时序的标准格式，合成时序产生器16内部自行产生均衡信号(Equalization-EQUAL)，在NTSC模式时为9条水平扫描线长，PAL模式时为7.5条扫描线长。当均衡信号为低准位时，交错式合成同步信号161与水平同步信号141相同；当均衡信号为高准位时，每条水平扫描时间被分割成两段半条(half)扫描线时间，由内部一个9位元计数器计数，因应不同状态的垂直同步信号151，产生Half 1及Half 2时序，如图7及图8所示，以使其可辩认半条扫描线区间。当在均衡区间下，如垂直同步信号151为高准位，将输出Half 1时序，而在垂直同步信号为低准位时，则输出Half 2时序，使交错式合成同步信号161在均衡区间可依垂直同步信号151的变化做相对的变化。
表4 表5A429像素时钟 A432像素时钟B32像素时钟 B32像素时钟C365像素时钟 C368像素时钟D3扫描线 D2.5扫描线E3扫描线 E2.5扫描线附加逻辑线路中“与”门17将水平消隐信号142及垂直消隐信号152合成为合成消隐信号171。
依照上述说明，本功能方框中的详细电路，可有多种选择，并可由熟悉此项技艺人士毫无困难地予以实施。
权利要求
1.一种扫描时序产生器，其输入一单一频率的信号，该扫描时序产生器包括一模式寄存器，用以储存及输出所对应显示模式的模式值；一模式解码器，系根据上述模式值解码产生模式控制信号；一像素时钟产生器，系根据模式控制信号，由上述单一频率的信号产生对应显示模式的一像素时钟；一水平时序产生器，输入像素时钟且根据模式控制信号，产生对应显示模式的一水平同步信号及一水平消隐信号，水平时序产生器包含一第一计数器输出一像素计数值；一垂直时序产生器，系输入像素时钟、像素计数值及模式控制信号，产生对应显示模式的一垂直同步信号、一垂直消隐信号及一图场指示信号，垂直时序产生器包含一第二计数器输出一水平计数值；一合成时序产生器，系输入像素时钟、模式控制信号、像素计数值、水平计数值、水平同步信号及垂直同步信号，选择性地产生一交错式合成同步信号；一“与”门，系输入上述水平消隐信号及垂直消隐信号，以产生一合成消隐信号；一“同”门，系对上述水平同步信号及垂直同步信号进行“互斥反或”逻辑运算，输出一非交错式合成同步信号；以及一选择器，系因应模式控制信号，选择性输出上述交错式合成同步信号及非交错式合成同步信号。
2.如权利要求1所述的扫描时序产生器，其中，模式寄存器包括一第一位元区别电视系统扫描模式及个人电脑VGA系统扫描模式。
3.如权利要求2所述的扫描时序产生器，其中，模式寄存器包含一第二位元，当第一位元指示电视系统扫描模式时，此第二位元区别NTSC电视系统扫描模式及PAL电视系统扫描模式。
4.如权利要求2所述的扫描时序产生器，其中，模式寄存器包括一第二位元，当第一位元指示个人电脑VGA系统扫描模式时，此第二位元区别60Hz更新模式及50Hz更新模式。
5.如权利要求2所述的扫描时序产生器，其中，模式寄存器包括一第三位元，当第一位元指示电视系统扫描模式时，此第三位元区别交错扫描模式及非交错扫描模式。
6.如权利要求2所述的扫描时序产生器，其中，模式寄存器包括一第三位元，当第一位元指示个人电脑VGA系统扫描模式时，此第三位元无意义。
7.如权利要求1所述的扫描时序产生器，其中，该单一输入频率值为40.5MHz。
8.如权利要求1所述的扫描时序产生器，其中，像素时钟产生器在模式寄存器设定为电视系统时，其产生的像素时钟的频率为13.5MHz。
9.如权利要求1所述的扫描时序产生器，其中，像素时钟产生器在模式寄存器设定为个人电脑VGA系统时，其产生的像素时钟的频率为27MHz。
全文摘要
本发明的扫描时序产生器以一个固定40.5MHz的频率输入，产生视讯应用环境的数种扫描模式的同步与显示信号。经由简单的模式设定，此装置即可配合外在显示系统，产生电视NTSC、PAL系统，交错式或非交错式扫描时序，以及VGA逐行扫描时序。其包括模式寄存器；模式解码器；像素时钟产生器；水平时序产生器；垂直时序产生器；合成时序产生器，一“与”门，一“同”门，一选择器。
文档编号H04N3/00GK1137207SQ9510556
公开日1996年12月4日 申请日期1995年5月31日 优先权日1995年5月31日
发明者徐荣富, 朱文仪 申请人:华邦电子股份有限公司