专利名称：电话保留功能电路的制作方法
技术领域：
本发明是关于一种电话保留功能电路。
目前，一般电话机的保留功能是用于当受话者有事暂时离开，或是接到不属于自己的电话时，可按下电话机上的保留键，对电话机加入负载，以使得电话不致于中断，然后即可挂上话筒离开或是利用内线将电话转到其他分机上。接着，在重新拾起原话筒，或是拾起分机后，保留功能会自动去除，以方便电话机的操作使用。市面上的电话机大多具有这种保留功能，且大部分的拨号器集成电路系统也备有保留功能的规格。但一般的电话机制造商却校少利用拨号器集成电路上的保留功能，其主要的原因是因其不实用且不稳定。
一般拨号器的控制时钟脉冲是采用非重叠性(Non-Overlapped)时钟脉冲，典型的时钟脉冲产生电路如
图1所示，至于所产生的时序关系则显示在图2中。又因一般的拨号器均强调低功率损耗，故在等待(standby)状态中会将用以产生CLKIN信号的振荡电路关掉，同时为了在下次起振时使所产生的控制时钟脉冲不致错乱，时钟脉冲产生电路将需处于重置状态。其中，信号OSCOFF即是在振荡器被关掉时，用以重置相关信号的控制信号。
另外，由于集成电路的包装成本和集成电路本身的脚数息息相关，亦即脚数愈多，则包装的成本也就愈高。因此在已有技术中便有一些方法是用以减少集成电路的脚数。请参阅图3，以联华电子股份有限公司的集成电路UM91214A/15A为例，其中，MODE IN是一三态输入脚，即MODE IN脚可接至高电压电源VDD或地线VSS或是悬空(floating)。其实施电路示于图4中，请配合参阅图5所示的扫描时序，首先当MODE IN脚悬空时，则在S34为逻辑“0”时，MODE IN被加上高电平，并且在S2为逻辑“1”时，将MODE IN脚的电平状态存入锁存器10内，而在S34为逻辑“1”时，MODE IN脚被加上低电平，并在S4为逻辑“1”时，将MODE IN脚的电平状态存入另一锁存器20内，如此可发现锁存器10及20的输出信号分别为SQ1等于逻辑“1”而SQ2等于逻辑“0”。同样地，若MODE IN脚接至电源VDD时，SQ1及SQ2均会等于逻辑“1”(即输出高电平)。若MODE IN脚接至地线VSS时，SQ1和SQ2均会等于逻辑“0”。由此可知经由图4的扫描电路，即可判断MODE IN的三态输入的电平状态。前述的三态输入电路虽可用以增加输入的附加功能，如保留功能等，也可降低生产成本，但是由于其必须不断地扫描输入端口，才能检测到输入端口的状态，因此在注重省电的拨号器上，其应用仍然受到相当的限制。
在一般典型的拨号器中，其保留功能电路如图6所示。其中，晶体管30及开关40为保留功能电路的外部应用电路，开关40是设置于电话机面板上用以作为保留按键，图中标示HK的输入端口是用以输入话筒位置开关的状态。当拾起话筒时，HK为逻辑“0”，而当挂上话筒时，HK为逻辑“1”，由于HK信号是由一延迟电路50及一反向器51经若干时间的延迟后反向，再与HK信号做“或非”(NOR)逻辑运算。因此当拾起话筒时，或非门52的输出信号HR将出现一脉冲信号。此一脉冲信号是用以清除保留功能，所以当一脉冲信号输入至触发器53时，保留功能输出HOLDOUT为逻辑“0”，然后每一次按保留键40将使保留功能状态改变一次。另外，当拾起分机时，由于线上电压的变化，亦可在晶体管的发射极产生一低电平脉冲以解除保留功能。但是这种方式具有几项缺点；首先，电话线上电压的变化可用以解除保留功能，但也可能误将电话由原来的非保留状态变成保留状态。其次，由于按键所产生的弹跳噪声(bouncing noise)与电话线所产生的噪声特性不同，因此仅在保留功能输入端HOLDIN简单地加上去噪声电容往往无法满足对前述两种噪声的去除，因此导致保留功能不稳定。
目前，各国制定的电信标准并不尽相同，一般而言，电话线上的电压变化噪声多订在200ms～300ms以下。但因快速按键时，按一个键可能仅需30ms的时间，所以保留按键及线上解除最好是分由两个不同的输入端口来完成。可是如此又会导致集成电路脚数因输入端口变多而增加，相对地包装成本也会提高。因此考虑到成本，大部分的拨号器集成电路仍采用一个输入端口用做保留输入。同时，电话机厂商出于对实用性与稳定性的考虑，大多仍未采用拨号器集成电路上的保留功能。
有鉴于此，为了增进电话机内拨号器集成电路的功效及实用性，本发明的目的即在于提出一种电话保留功能电路，其可在拨号器集成电路上提供稳定的电话保留功能。
本发明的另一目的在于利用较少的输入脚数在拨号器集成电路上制作电话保留功能电路，以节省拨号器集成电路的包装成本。
本发明是一种电话保留功能电路，包括一三态输入电路，分别用以做为保留按键，并机解除，及悬空状态时无保留功能的输入；
一高电平供应电路，用以在保留功能未生效之前，拾起电话机话筒之后，提供一相同于并机解除电路的高阻抗电平，使得并机解除信号只有在保留功能生效后，才能经由保留输入脚解除保留功能；一保留功能输入电路，用以在保留功能生效后，使保留按键在无论话筒是否挂上的情况下，均可经由所述保留输入脚改变保留功能的状态；及一扫描电路，用以在保留功能生效时，交替地提供高阻抗的高电平或低电平扫描所述保留输入脚，再以二存贮装置分别存贮其电位状态，以判别保留输入功能是否生效，而当保留功能生效，则所述高电平供应电路即停止供应高阻抗的高电平给所述保留输入脚。
基本上，本发明的保留功能电路，其输入脚是三态输入控制，在保留功能未生效之前，其输入视电话机话筒是否拾起而定，若未拾起，则不提供任何电平至其输入脚处，同时输入脚的信号不会对集成电路产生任何触发的动作，亦即，保留按键和并机解除信号在此状态下是无效的。直到话筒被拾起后，集成电路将加至输入脚一高阻抗的高电平，此时，并机解除信号不会对输入脚产生作用，且电话线的噪声也不会影响输入脚的状态，但保留按键可以动作，如此，一有保留按键输入时，在经过若干的去弹跳噪声时间后，保留功能便可生效。保留功能一旦生效，便会开始不断地交替加至输入脚高阻抗的高电平或低电平，此时保留功能按键及并机解除功能皆可动作，但其去噪声时间则并不一致，例如，一般去弹跳噪声时间约为20ms，而去并机解除噪声的时间则约为290ms。
由上述可知，在拾起话筒或电路已上线后，可进入保留状态，而在保留状态中，无论话筒是否挂上，均可由保留按键或并机解除信号加以解除，以方便使用者使用。并且由于将按键输入及并机解除的去噪声处理分开进行，可使电话机保留功能不致误动作，以使其更为稳定。
为了更清楚地揭示本发明的结构，特征及方法，本文配合附图详细说明较佳实施例如下。
附图简要说明图1是一般拨号器中的时钟脉冲产生电路的电路图；图2是图1的时钟脉冲产生电路所产生的时钟脉冲信号的时序图；图3是一拨号器集成电路的示意图；图4是一用以扫描图3的集成电路的MODE IN脚状态的电路图；图5是在MODE IN脚悬空时，利用图4的电路进行扫描后所得到的波形图；图6是一典型拨号器中保留功能电路的电路图；图7是本发明的电话保留功能电路的输入控制电路的电路图；图8是本发明的保留功能电路的电路图。
请同时参阅图7及图8，其中本发明的电话保留功能电路包括一三态输入电路100，一高电平供应电路110，一保留功能输入电路120，一扫描电路130，及一去噪声电路140。该去噪声电路140包括有一保留按键去噪声电路150及一并机解除去噪声电路160，由图8中可知保留按键去噪声电路150和并机解除去噪声电路160共用了前半段的三个触发器171至173。
至于本发明保留功能电路的工作方式如下所述首先，在保留功能未生效之前，信号HOLD和输出脚HOLDOUT均为逻辑“0”(即低电平)，则在挂机状态(HK＝1)时，集成电路的输入脚HDIN保持为悬空(floating)的状态，并不加上任何电平。并且与门200的输出为逻辑“1”(即高电平)，而或门210的输出保持为逻辑“1”，如此则不论HDIN脚是高电平还是低电平，以CMOS技术制成的或门210不会消耗任何直流电流。此时集成电路的振荡电路亦是关闭的状态，因此整个集成电路可处在极低的功率消耗状态。直到话筒被拾起时，HK信号由逻辑“1”变为逻辑“0”，则经由延迟电路220及或非门221，信号HKRES将会有一小段时间的正脉冲信号，此一正脉冲信号，可用以重置保留功能，同时也重置去噪声电路140中的所有触发器，以便使时间的计数确实归零。此时因HOLD信号及HKIN信号均为逻辑“0”，因此高电平供应电路110中的或门115的输出亦为逻辑“0”，导致PMOS晶体管116接通，而供给输入脚高阻抗的高电平，并且由于与门200的输出为逻辑“0”，所以信号SGNIN和输入脚HDIN具有相同的信号逻辑，也就是信号SGNIN和输入脚HDIN的电平均为逻辑“1”，如此又因HOLD信号经反相后亦为逻辑“1”，所以信号DBRES为逻辑“1”，这就表示去噪声电路140仍是处于重置状态。亦即在话筒被拾起后，只有按下保留按键，才可以改变状态，举例而言，当保留按键被按下时，输入脚HDIN的输入电平和信号SGNIN均为逻辑“0”，而图7中的两个锁存元件131及132的输出在经过一个时钟脉冲周期之后均为逻辑“0”，则信号DBRES等于逻辑“0”，若控制时钟脉冲S1至S4一个周期为2.3ms，则信号HDCLK在稳定按键20.7ms左右将会有一2.3ms的负脉冲出现，当此负脉冲在恢复为正电平时，将会使信号HOLD及输出脚HOLDOUT的电平均为逻辑“1”，亦即保留功能生效，而一旦保留功能生效，则PMOS晶体管133及NMOS晶体管134将分别由时钟脉冲信号S34控制交替导通，也就是交替赋予输入脚HDIN高阻抗的高电平或低电平，并且在时钟脉冲信号S2及S4为逻辑“1”时，将输入脚HDIN的电平状态输入锁存元件131及132中。而由于或门115的输出为逻辑“1”，所以PMOS晶体管116并不会导通而干扰输入脚HDIN的扫描动作。当被按下的保留按键一被放掉，则输入脚HDIN的电平便会随着PMOS晶体管133和NMOS晶体管134的交替导通而高低扫动，而二个锁存元件131及132的输出则分别一为高电平、一为低电平。因此异或门135的输出即为逻辑“1”，故而去噪声电路140将处于重置状态，此时输入脚HDIN的保留按键输入或并机解除信号皆可使异或门135的输出变为逻辑“0”，即解除保留状态。
例如，若是保留按键输入，则信号HDCLK将于20.7ms后再出现一次负脉冲，使得信号HOLD的状态改变，而解除保留状态。另外，若是并机解除信号被送入至输入脚HDIN中，则在296.7ms后，信号HDRES将出现一短暂的正脉冲信号，以解除保留状态，使信号HOLD为逻辑“0”。
另外，由于拨号器的省电功能极为重要，在本发明中，有两个信号可用以使振荡器电路工作，即当信号SGNIN为逻辑“0”时或是信号HOLD为逻辑“1”时，均使振荡器工作。在其他时间，若拨号器没有其他工作需执行，则可关掉振荡器，以减少耗电。
虽然本发明已以一较佳实施例揭示如上，但它并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，应可作少许的更改与润饰，因此本发明的保护范围应以后附的权利要求所限定的范围为准。
权利要求
1.一种电话保留功能电路，包括一三态输入电路，分别用以做为保留按键，并机解除，及悬空状态时无保留功能的输入；一高电平供应电路，用以在保留功能未生效之前，拾起电话机话筒之后，提供一相同于并机解除电路的高阻抗电平，使得并机解除信号只有在保留功能生效后，才能经由保留输入脚解除保留功能；一保留功能输入电路，用以在保留功能生效后，使保留按键在无论话筒是否挂上的情况下，均可经由所述保留输入脚改变保留功能的状态；及一扫描电路，用以在保留功能生效时，交替地提供高阻抗的高电平或低电平扫描所述保留输入脚，再以二存贮装置分别存贮其电位状态，以判别保留输入功能是否生效，而当保留功能生效，则所述高电平供应电路即停止供应高阻抗的高电平给所述保留输入脚。
2.如权利要求1所述的电话保留功能电路，还包括一去噪声电路，用以分别去除保留按键的按键输入弹跳噪声及并机解除噪声。
3.如权利要求2所述的电话保留功能电路，其特征在于所述保留按键的去噪声时间不同于并机解除的去噪声时间。
4.如权利要求2所述的电话保留功能电路，其特征在于所述保留按键的去弹跳噪声电路和并机解除去噪声电路可共用多个触发器元件。
5.如权利要求2所述的电话保留功能电路，其特征在于所述保留按键的去弹跳噪声电路和并机解除去噪声电路在拾起话筒时会被重置。
6.如权利要求1所述的电话保留功能电路，其特征在于所述二存贮装置由锁存(latch)元件构成。
全文摘要
一种电话保留功能电路，包括一三态输入电路，分别用做保留按键、并机解除及悬空状态时无保留功能的输入使用；一高电平供应电路，用以提供一相同于并机解除电平的高阻抗电平；一保留功能输入电路，用以使保留按键可经由保留输入脚改变保留功能状态；及一扫描电路，用以交替地提供高阻抗的高电平或低电平扫描保留输入脚，再分别记录其电平状态，并判别保留输入功能是否生效。
文档编号H04M1/00GK1137205SQ9510556
公开日1996年12月4日 申请日期1995年5月31日 优先权日1995年5月31日
发明者吴其昌 申请人:联华电子股份有限公司