专利名称：带关闭功能的镇流器ic的制作方法
本申请涉及U.S.专利5,612,597，题目为“带功率因数校正的振荡驱动电路，使用该电路的电子灯镇流器及其驱动方法”，1997年3月18日公开(IR-1166)，U.S.专利5,545,955，题目为“用于镇流器电路的MOS栅极驱动器”，1996年8月13日公开(IR-1074)，U.S.专利5,559,394，题目为“用于镇流器电路的MOS栅极驱动器”，1996年9月24日公开(IR-1252)，它们都是以Peter N.Wood的名义公开，U.S.专利5,550,436，题目为“用于镇流器电路的MOS栅极驱动器集成电路”，以Talbott M.Houk的名义1996年8月27日公开(IR-1055)，所有这些都已转受给本申请的受让人，在这里作为参考引用。
本发明涉及灯镇流器电路，特别涉及防止灯故障的改进的灯镇流器电路。
灯镇流器电路，例如国际整流器公司的IR-2155或IR-2151IC，公开并介绍在Peter Wood的U.S.专利5,545,955(IR-1074)和5,559,394(IR-1252)，以及Talbott M.Houk的5,550,436(IR-1055)中。
在灯处于某种故障状态期间要正确的关断镇流器IC，可根据检测到的故障状态(例如熔断的灯丝或启动时没有点燃的灯)关断栅极驱动器的输出，然后必须关断功率晶体管的输出。
由于IR-2155和IR-2151ICs电路形貌图，在正常工作状态下电路为自激振荡，如
图1和2所示。
图1为一般的灯驱动电路的元件形貌图。桥式整流器10驱动来自交流线的总线电压(VBUS)。总线电压基本为直流，并由电容56和58保持。
图1的灯驱动电路包括MOS栅极驱动芯片30和它的相关电路，用于控制高侧MOSFET40和低侧MOSFET42的工作。MOS栅极驱动芯片30为与VBUS相接的MOSFET40和42提供驱动信号。虽然只显示了功率MOSFET，但具有MOS栅极的任何功率器件，例如IGBT或MOS栅控晶闸管，都可以代替MOSFET40和42。
与MOSFET40和42相接的半桥式电路的中心分接点的输出驱动由电感46和电容52组成的串联LC负载电路。
在VBUS端施加的电压范围从直流140伏到超过直流600伏，取决于外加的交流输入电压。
输出电路的振荡频率由电感46和电容52的谐振频率控制。电感46所需的电感值取决于电压VBUS的值，通过选择电感值使电路的振荡频率在所需的范围内。
芯片30放置在8管脚DIP或表面安装封装内，并具有以下管脚Vcc-接收来自直流电源VBUS的芯片工作电压的管脚。
CT-连接定时电容14和定时电阻16间节点的单端输入控制管脚。管脚CT的信号控制Ho和Lo的输出。
RT-连接定时电阻16另一端的管脚。
VB-连接二极管22和电容24的节点的管脚，这两个元件的组成“自举”电路为高侧开关的工作提供电源。
Ho-接高侧MOSFET40栅极(或栅极到电阻26)的输出管脚。
VS-接连接MOSFET40和42的图腾柱或半桥的中心节点的管脚。
Lo-接低侧MOSFET42栅极(或栅极到电阻28)的输出管脚。
COM-接负极或接地端的的管脚。
电阻18和电容12为IC30提供所需的交流和直流电源。电阻16和电容14根据下面的方程控制振荡频率11.4R16C14....(1)]]>二极管22和电容24形成的的“自举”电路为IC的浮动CMOS驱动电路供电。电阻26和电阻28阻尼功率MOSFET40和42栅极的LC阻尼振荡，同时也作为从电源级到IC30的缓冲。
负载电路包括电感46和谐振电容52，隔直电容56和58，正温度系数(PTC)电阻54，以及灯50。电容44通常控制VS节点观察到的dV/dt，以减少辐射EMI。
本基本电路的缺点在于，如果灯坏了(例如达到了它的使用寿命)或从电路中取走，可能会导致电路中其他元件的灾难性故障。因此，栅极驱动电路IC30的使用者必须按常规设计附加电路，来检测故障状态并随后关闭IC。在关闭状态下，最好将栅极驱动IC的输出都关闭。
由于栅极驱动IC是自振荡，除了图2中所示的短暂的“无电流时间(deadtime)”栅极驱动输出LO和HO-VS中的一个始终导通。在正常的工作状态下，不是MOSFET40导通就是MOSFET42导通。其结果是，如图3所示，仅通过将定时电容14短接到地来关闭栅极驱动IC并不能有效的保护其电路。
图3所示电路是由图1改进的，其中增加了晶体管60，当灯被取走时，它会将输入控制电容14短接到地。由电阻62、64、66组成的分压电路与电容68组成检测电路。在正常工作状态下，当电容56和58容值相等时，节点VA的电压大约为直流电源电压的一半，VBUS/2。节点VA的电压和电容56和58之间中点处节点的电压之间的差异是由灯50的灯丝上的压降引起的。
在正常工作条件下，灯丝上的压降相对很小，即仅有几伏，节点VC的电压不足以开启分流晶体管60。然而，如果取走灯，节点VA的电压升高，节点VC的电压也升高，因此晶体管60导通。电阻62、64、66的值选为在正常工作条件下，电路不会使晶体管60导通，当灯被取走或出现故障时，会使晶体管60导通。在关断响应电路中，电容68也是低通滤波器的一部分，因此增加了抗噪性。
可是，图3所示电路在灯被从负载电路中取走时并不能使功率MOSFET器件40和42都关断。在这种没有灯的状态下，IC30的CT管脚将被晶体管60旁路到地，从而如希望的那样，使IC内部的振荡器及其输出切换停止工作。可是，虽然关闭半桥的输出，晶体管42仍然导通。
在故障状态下，将MOSFET40和42都关闭的另一个方法是将IC的VCC管脚旁路到地，如图4所示。这里，检测电路与图3在本质上是一样的，但是关闭输出是由可控硅整流器(SCR)70通过电阻72使VCC管脚旁路来实现的。
图4所示电路的缺点在于，当故障状态结束，例如灯被重新装回插座中时，由于为芯片供电的电源电压VCC被拉到低于其欠电压阈，所以必须重复整个上电过程。实际上，该电路依赖IC30的欠电压锁定电路来把功率晶体管40和42都关断。
图4所示电路的另一个缺点在于SCR70是比图3中的NPN晶体管60更贵的元件。
此外，VCC管脚的电容放电支路中必须包括电阻72，以降低VCC管脚的dV/dt。由于在栅极驱动输出级将功率MOSFET的栅极完全放电之前，输出级的电源电压可能会关断，所以要限制dV/dt。例如，上功率MOSFET40导通并且电源电压迅速地降为0V，晶体管40不能关断并且其栅极上的电荷(或电压)只能通过其固有的栅极到源极的泄漏来给MOSFET放电。当上功率MOSFET40仍然导通时，如果IC30重新启动，剩余的电荷能导致灾难性故障。当IC30重新启动时，也就是，当其VCC电压上升超过欠电压锁定阈值时，下MOSFET42首先导通。如果晶体管42导通时晶体管40仍在导通，将会在直流总线和交流线路间造成短路，最少，烧坏保险丝并且更可能导致一个或两个功率MOSFET损坏。
本发明提供一种灯驱动集成电路，当灯出现故障或被取走时，通过禁止两个驱动器输出来保护驱动电路的元件不被损坏。
当灯被重新放回时，不用经过灯的电源开关，IC会自动重新启动灯的驱动电路。
根据本发明的一个方面，形成在硅基片上的集成电路驱动第一和第二MOS栅控功率半导体器件。功率半导体器件连接成半桥电路，该半桥电路有第一和第二直流端，并且在第一和第二MOS栅控功率半导体器件之间的节点上有一个公共端。公共端为负载电路提供输出信号。定时电路有一个接到低逻辑电平信号的输入控制端。第一自锁电路接定时电路，并控制第一和第二MOS栅控功率半导体器件的开关频率，并提供响应加在输入控制端的信号而开关的输出。高侧和低侧无电流时间延时电路都接到第一自锁电路上，并且在自锁电路输出切换后延时一段时间传输自锁输出信号，以防止第一和第二MOS栅控功率半导体器件同时导通。高侧和低侧驱动电路分别接高侧和低侧无电流时间延时电路，并且分别有高侧和低侧输出端，提供高侧和低侧输出分别关断第一和第二MOS栅控功率半导体器件以响应加在输入控制端的信号。保护电路接低逻辑电平信号，当低逻辑电平信号低于阈值时防止施加高侧和低侧输出。
根据本发明的这个方面，保护电路包括接低逻辑电平信号的阈值电压检测电路，和接检测电路的第二自锁电路，并且其输出加到高侧和低侧无电流时间延时电路上。阈值电压可能低于用于开关第一和第二MOS栅控功率半导体器件的较低逻辑电平信号的最低值。当低逻辑电平信号降到低于阈值电压时，可防止高侧和低侧无电流时间延时电路传输自锁输出信号。
根据本发明的另一个方面，包括第一和第二MOS栅控功率半导体器件以及自振荡驱动电路的电路驱动由直流总线供电的负载电路。
根据本发明的又一个方面，包括第一和第二MOS栅控功率半导体器件以及自振荡驱动电路的电路驱动气体放电照明器件。
参考以下详细说明并结合附图可更好的理解本发明的其他特性和优点。
图1画出了典型的已知的灯镇流器电路图。
图2为图1所示电路的波形图。
图3展示了已知的包含在灯故障状态时使该电路停止工作的分流晶体管的灯镇流器电路。
图4展示了已知的包含在灯故障状态时使VCC管脚分流的SCR的灯镇流器电路。
图5展示了根据本发明的一个实施例的灯驱动集成电路的方框图。
图6画出了图5所示的灯驱动集成电路的波形图。
本发明通过改进IC内部电路使采用如图3所示的简单电路成为可能。然而，图3所示电路仅仅代表关闭电路的一个例子。其他类似电路也是可能的。
图5为本发明的IC芯片30的电路的方框图，该芯片适用于图3所示电路中。芯片30的8个管脚重新图示在图5中。图5中所描述的所有的电路框图一般集成在一个公共的硅芯片上。
图5中最左边的电路框图是钳位电路110，一般包括多个齐纳二极管。该钳位电路接在VCC和VSS管脚之间，VSS管脚连接到作为芯片的地的硅基片上。数字电源线和模拟电源线都由VCC管脚延伸出来。数字地线和模拟地线都连接到VSS管脚。
下一组电路框图组成定时电路。其中包括接到模拟电源线和模拟地线的分配电路112，N比较器114，P比较器116以及RS锁存器120。由分配电路112引出的两个信号分别接到比较器114和116的正极性输入和电源电压VR1和VR2上。输入管脚CT接到比较器116和114的负极性输入上。比较器114和116的输出如图所示接在RS锁存器120上。
RS锁存器120也接到集成在芯片电路中的欠电压闭锁电路122上。因此，如果VCC减少的太低，RS锁存器120被锁住。
偏置电路132为闭锁电路122、高侧和低侧电路中的无电流时间延时电路126和130提供偏置输出。无电流时间延时电路126和130在高侧或低侧由关闭之后到另一个导通之间提供了大约1微秒的无电流时间或延时。无电流时间确保不会由于图3中的功率MOSFET40和42同时导通而形成“直通(shoot through)”电路。
无电流时间延时电路130的输出依次加到低侧延时电路140和低侧驱动器142上，低侧驱动器142接到管脚LO上。
无电流时间延时电路126的输出加到高侧输出电路中的电平移动脉冲发生器128上。高侧电路中也包括用来从脉冲发生器128产生的脉冲中滤除噪声的dV/dt滤波电路134。dV/dt滤波器134的电源接到管脚VB。
dV/dt滤波器134的输出加到自锁电路136，自锁电路136的输出接到含有增益级的缓冲器138上，缓冲器138驱动管脚HO。注意管脚VS接到电路134、136、138上。
本发明的IC不仅具有本发明受让人以上提到的在IC IR2155和IR2151中所描述的所有功能，还增加了新的使用CT管脚的关闭功能。根据本发明，另加了两个电路块(1)第三个CT检测比较器118；(2)关闭自锁电路124。输入管脚CT接到第三个比较器118负极性输入上，用来检测何时CT管脚的电压低于预定的阈值，该阈值电压由分配器112提供，表示为VR3。第三个比较器118的输出接到关闭自锁电路124和低侧无电流时间延时电路130上。关闭自锁电路的输出接到高侧无电流时间延时电路126的输入。
用来改变第三比较器118状态的阈值电压VR3选的比用于自振荡的较低的阈值电压VR2小一些。工作的一个例子显示在图6中。其中，为方便起见，VR1和VR2的值分别选为2/3VCC和1/3VCC，VR3的值选为1/6VCC。只要VR3＜VR2＜VR1，也可以选择其他的比例。
图6显示了CT管脚的电压如何控制输出的工作。在系统启动时，IC的所有输入和输出节点的电压和电流均为零。整流器10(见图3)迅速建立直流总线的电压(例如+320V)，并使电容12通过电阻18充电。电容12为IC30的VCC管脚提供电压，该管脚依次为IC30的内部的所有电路供电。
当电容12上达到足够的电压时，UVLO电路122(见图5)将许多其他电路预设置成预定的状态。特别是，(1)栅驱动器输出LO保持低电平，以防止功率MOSFET42不必要的导通；(2)RT管脚设为高(到VCC电位)；(3)CT管脚开始充电，并且(4)偏置电路132设置为“微功耗”模式，其中大部分IC电路单元未提供偏置。这种“微功耗”启动模式是理想的，因为它可以降低对启动电阻18的电流要求，从而允许用户使用更高阻值、更低瓦数的电阻(即，功耗降低)。与UVLO电路122一样，HS锁存器电路132用来确保VB到VS的电位小于预置电压值(例如8.5V)，并使输出HO保持在VS电平，以防止上功率MOSFET40不必要的导通。
当CT管脚的电压超过VR3，(1)在无电流时间延时td之后，低侧栅驱动器输出电压LO变高，开启低侧功率MOSFET42；(2)偏置电路132按指令给振荡比较器NCOMP114、PCOMP116和COMP118以及无电流时间电路TDEADH126和TEADL130供电；(3)通过振荡自锁电路124，RT管脚保持高电平；并且(4)CT管脚通过电阻16继续充电。
在正常工作过程中，CT管脚的电压超过VR3后，发生自振荡，半桥电路的输出VS周期性地输出梯形波。
当CT管脚的电压达到2/3xVCC时，NCOMP比较器114给RSLATCH120一个负极性复位信号。该负极性复位信号导致RSLATCH120的输出(RT和反相端(complement)RT/N)逻辑状态反相，RT管脚变低(RT/N变高)。在IC30的特定实施例中，RT管脚驱动到LO的低侧信号路径，并与其输出同相。注意，RT与LO之间的相位关系是任意的；该IC的某些用户要求RT与LO不同相，即使需要LO在启动过程中先出现。其结果是，当RT变低，被驱动的LO的输出也低，关断低侧功率MOSFET42。从RT到LO的信号通路有意作得尽可能快(最小延时)，并且被设计得与从RT/N到HO的关断传递延时精确匹配。从而确保高侧和低侧驱动器的传递延时失配不会使半桥的输出VS的占空比从它所需要的50％偏移掉。
当RT从高到低切换其逻辑电平时，RT/N(第二个RSLATCH120输出)变高。后一个信号驱动高侧无电流时间电路TDEADH126，TDEADH126驱动脉冲发生器PGEN128，它的电平将高侧通/断信号传递给高侧电路。无电流时间电路被设计成对“导通”信号产生一个小的延时(例如1μsec)，以便(1)为功率MOSFET40和42提供一个交叉导通的无电流时间；(2)有利于驱动频率在L-C谐振频率之上(此时负载阻抗为感性)的零电压切换技术。相反地，将无电流时间电路设计成到栅驱动器138和142的“关断”信号的附加延时尽可能的小。在高侧无电流时间电路TDEADH126超时(timeout)期间(例如1μsec)，脉冲发生器PGEN128得到将“导通”信号转换给高侧栅驱动器138的逻辑信号。dV/dt电路134识别由脉冲发生器发出的窄脉冲(例如，50-200nsec)，并将这些脉冲转换为HSLATCH 136的“设置”和“复位”信号。RT/N变高对应于HSLATCH136输入的“设置”信号，该信号依次给HSDRIVER138电路命令以驱动HO输出高电平。
RT管脚电平由高到低变化的另一个结果是电阻16开始将电容14由2/3VCC阈值(由分配器112设置)向1/3VCC阈值(也由分配器112设置)放电。当降到1/3VCC阈值时，PCOMP比较器116输出变高，给RSLATCH120一个“设置”信号。该“设置”信号驱动RT变高，RT/N变低，结果使半桥输出VS变低。RT和CT之间的反相关系导致自振荡器保持50％的占空比，并与VCC的电位及温度无关。该占空比控制，并结合仔细匹配的分别由RT到LO和由RT/N到HO的关断传递延时，导致半桥输出VS保持50％的占空比。
在正常工作过程中，如果发生故障，将引起电容14放电，两个栅驱动器输出被禁止，并且半桥输出停止振荡。RT管脚电压维持高电平，以适应故障状态结束后的自动重新启动。
如果故障状态是由于取走了灯，并使用图3电路，CT管脚被放电，两个栅驱动器输出被关闭。当灯被放回，图3所示晶体管60关闭，电容14重新开始充电。
自动重新启动功能由图5中的关闭自锁电路124实现，灯的用户不需要使用灯的电源开关来重新启动系统。
虽然在相关的特定实施例中对本发明进行了说明，许多其他的变更和修正以及其他应用对于本领域的普通技术人员是显然的。因此，本发明不受此处的特定说明的限制，而首先由以下权利要求决定。
权利要求
1.一种集成电路，该电路形成在硅基片上，驱动接成具有第一和第二直流端的半桥电路的第一和第二MOS栅控功率半导体器件，公共端位于所述第一和第二MOS栅控功率半导体器件之间的节点上，该公共端为负载电路提供输出信号；所述集成电路包括定时电路，具有接低逻辑电平信号的输入控制端；第一自锁电路，该电路接到所述定时电路上，以控制所述第一和第二MOS栅控功率半导体器件的开关的频率，并提供响应加到所述输入控制端的所述信号而开关的输出；高侧无电流时间延时电路和低侧无电流时间延时电路，它们分别接到所述第一自锁电路上，在所述自锁电路的所述输出切换之后延时一段时间再传输所述锁存输出信号，以防止所述第一和第二MOS栅控功率半导体器件同时导通；高侧驱动电路和低侧驱动电路，它们分别接到所述高侧无电流时间延时电路和低侧无电流时间延时电路上，并分别有高侧和低侧输出端，提供高侧和低侧输出，分别开关所述第一和第二MOS栅控功率半导体器件，响应加到所述输入控制端的所述信号；和关闭电路，该电路接到所述低逻辑电平信号上，当低逻辑电平信号低于阈值电压时，防止提供所述高侧和低侧输出信号。
2.根据权利要求1的集成电路，其中所述关闭电路包括接到所述低逻辑电平信号上的阈值电压检测电路和接到为所述高侧和低侧无电流时间延时电路提供输出的所述检测电路的第二自锁电路。
3.根据权利要求1的集成电路，其中所述阈值电压低于所述低逻辑电平信号的最低值，在该处，所述高侧和所述低侧输出通常提供给所述第一和第二MOS栅控功率半导体器件。
4.根据权利要求1的集成电路，其中所述保护电路在所述低逻辑电平信号低于所述阈值电压时，防止所述高侧和低侧无电流时间延时电路传输所述自锁输出信号。
5.根据权利要求1的集成电路，其中所述定时电路有第二输入控制端，用来控制所述MOS栅控功率半导体器件导通和关断的频率；所述第一和第二输入控制端接外定时电容和外定时电阻以设定所述定时电路的振荡频率。
6.一种用来驱动由直流总线供电的负载电路的电路，所述电路包括接成半桥电路结构的第一和第二MOS栅控功率半导体器件，该结构具有第一和第二d-c端，跨接在d-c电源总线上，还具有所述第一和第二MOS栅控功率半导体器件之间的节点处的公共端，为负载电路提供输出信号；和自振荡驱动电路，具有分别用来驱动所述第一和第二MOS栅控功率半导体器件的第一和第二输出，无电流时间延时电路在关断所述第一和第二MOS栅控功率半导体器件中的一个之后，通过延时一段时间再使所述第一和第二MOS栅控功率半导体器件中的另一个导通，来防止同时驱动所述第一和第二MOS栅控功率半导体器件，关闭电路，接到所述低逻辑电平信号上，当所述低逻辑电平信号低于阈值电压时，防止提供用于开关所述第一和第二MOS栅控功率半导体器件的所述高侧和低侧输出。
7.根据权利要求6的电路，其中所述保护电路包括接到所述低逻辑电平信号上的阈值电压检测电路和接到所述检测电路上的第二自锁电路，该保护电路提供输出到高侧和低侧无电流时间延时电路。
8.根据权利要求6的电路，其中所述阈值电压低于所述低逻辑电平信号的最低值，在该处所述高侧和低侧输出通常接到所述第一和第二MOS栅控功率半导体器件上。
9.根据权利要求6的电路，其中所述保护电路在所述低逻辑电平信号低于所述阈值电压时，防止所述高侧和低侧无电流时间延时电路传输所述自锁输出信号。
10.一种用于驱动气体放电照明器件的电路，其特征在于，包括权利要求6的电路。
全文摘要
MOS栅驱动(MGD)集成电路驱动一对MOS栅控功率半导体器件,例如用在半桥电路中用于驱动谐振电源电路中的负载或驱动镇流器电路中的气体放电灯。栅驱动电路包括当灯故障或被取走时通过禁止两个驱动器输出来保护驱动电路中的元件不被损坏的保护电路。当灯被重新放回时,栅驱动电路不经过灯的电源开关而重新启动灯驱动器电路。当低逻辑电平信号降到低于阈值电压时,保护电路禁止驱动器输出。当低逻辑电平信号超过阈值电压时,灯驱动电路重新启动。
文档编号H05B41/24GK1180988SQ97120488
公开日1998年5月6日 申请日期1997年10月21日 优先权日1996年10月21日
发明者T·M·豪克 申请人:国际整流器公司