专利名称：传输系统用错误检测装置的制作方法
技术领域：
本发明涉及传输数据用的传输装置，尤其涉及利用输入帧的数据内所包含的帧校正信号，来检测帧数据错误的传输系统用错误检测装置。
众所周知，北美方式的1级数字信号(DS-1级)在24通道上形成；欧洲方式的1级数字信号(DS-1 E级)在32通道上形式。美国的DS-1级数据把24个通道全部用作电话线路。另一方面，欧洲的DS-1E级数据，在32个通道中，把30个通道用作电话线路，把2个通道用作同步通道。在这里，DS-1级数据表现为1.544Mbps(兆比特/秒)的脉冲调制(PCM)串行数据；DS-1E级数据表现为2.048Mbps的PCM串行数据。该DS-1E级数据结构中的32通道或DS-1级数据结构中的24通道称为“帧”，具有一个通道信息的8位称为“时隙”。在该DS-1级或DS-1E级数据结构中，同步位被分配在各时隙的8位中的1位内。
在DS-1E级方式中，16个帧形成复帧进行传输。其详细情况如
图1所示，“0 011011”被分配在偶数帧(即第0、2、4、6、8、10、12、14帧)的第一时隙内的第2～第8位内。第2～第8位(0011011)变成帧校正信号(frame alignment signalFAS)，在各帧的FAS信号的7位中，第一位在偶数帧时被规定为“0”；在奇数帧时被规定为“1”。
在利用DS-1E级方式来传输帧数据期间，往往由于同步位不一致，有可能在帧数据中产生错误。所以，需要一种错误检测装置来随时监视输入帧数据并检测出其错误。目前尚没有这样的监视和错误检测装置。
因此，本发明的主要目的在于提供这样一种传输系统用错误检测装置，它能对输入帧数据进行监视并检测出帧数据中所包含的错误。
为了达到上述目的，本发明采取以下技术方案一种传输系统用错误检测装置，它用于通过相应的通道来传输由多个帧构成的复帧的位流数据，能检测出包含在上述各位流数据的各帧内的错误，其特征在于包括帧信号取出装置，用于接收上述被传输的帧的位流数据，并取出在被接收的位流帧中的包含在偶数帧数据内的帧校正信号和包含在奇数帧数据内的帧类型位；帧状态信息发生装置，它利用上述被读取的帧校正信号和上述帧类型位，来分析上述被接收的帧数据的状态，发生出帧状态信息，用于表示上述各帧数据是正常状态或非正常状态；计数装置，用于根据上述非正常状态的帧状态信息，来对安装在上述传输系统中的时钟发生器所发出的标准时钟信号脉冲进行计数，以及报警信号发生装置，用于在上述计算出的脉冲数等于预定的阈值时，把上述各帧数据看作是帧失调(OOF)，并发生报警信号。
所述的传输系统用错误检测装置，其进一步的特征在于上述各帧数据由多个时隙构成，上述帧校正信号在上述多个时隙中位于第1时隙内，各时隙由8位构成。
所述的传输系统用错误检测装置，其进一步的特征在于包括脉冲信号发生装置，用于根据上述已取出的帧校正信号和上述帧类型位流来判断上述各帧数据是偶数帧还是奇数帧，并发出与其判断结果相对应的脉冲信号；帧状态信息发生装置，用于根据上述已取出的帧校正信号和已发生的脉冲信号，来发出表示上述帧状态的帧状态信息。
所述的传输系统用错误检测装置，其进一步的特征在于上述报警信号发生装置具有两个计数器和一个D触发器。
若采用本发明，则可提供这样一种传输系统用错误检测装置，其特征在于该装置可用于这样的传输系统，该系统通过对应的通道来传输由多个帧构成的复帧的位流数据，并且能检测出在上述各位流数据的各帧中所包含的错误。
该装置的结构中包括帧信号取出装置，它接收上述被传输的帧的位流数据，并且取出在接收到的位流帧中的包含在偶数帧数据中的帧校正信号和包含在奇数帧数据中的帧类型位；帧状态信息发生装置，它利用上述被取出的帧校正信号来分析上述各帧数据的状态，发生一种帧状态信息，用来表示上述各帧数据是正常状态还是非正常状态；计数装置，它根据上述非正常状态的帧状态信息来对上述传输系统中的时钟发生器所发出的标准时钟信号脉冲进行计数，以及报警信号发生装置，它在上述计算出来的脉冲数等于预定的阈值时，把上述各帧数据看作是帧失调(out of frameOFF)，发生报警信号。
本发明的具有积极效果因此，若采用本发明，则对作为偶数帧数据中所包含的性能检查要素的帧校正信号和奇数帧数据的第1时隙中所包含的第2位进行检查，在按预定信号格式，偏差量超过规定时间的情况下，发生这样一种OOF报警信号，即告知是OOF状态。这样以来，传输系统的用户很容易识别出输入帧数据状态。
以下参照附图，详细说明
具体实施例方式图1是表示欧洲方式DS-1E级帧数据复帧结构的格式图。
图2是本发明的传输系统用错误检测装置的简单框图。
图3是图2所示的本发明的错误检测装置的控制信号脉冲发生部分的详细框图。
图4是图2所示的本发明的FAS检测部分的详细框图。
图5是图3所示的本发明的帧脉冲发生部分的详细框图。
图6是图3所示的本发明的错误检测部分的详细框图。
图7是图3所示的本发明的复位部分的详细框图。
图8是图2所示的本发明的错误判断部分的详细框图。
对本发明的良好实施例，现参照附图详细说明如下。
图2表示采用本发明的传输系统用错误检测装置的方框简图。该错误检测装置由FAS检测部分100、控制信号发生部分200和错误判断部分300构成。
FAS检测部分100根据传输系统中的时钟发生器(图中未示出)所发出的时钟信号(CLK)，接收复帧中各帧的输入位流数据，检查包含在接收位流中的第1时隙的FAS。在此情况下，若检测出FAS位“0011011”，则由FAS检测部分100来输出FAS检测信号(FASDS)，同时分析包含在FAS中的第1位，发生第1位检测信号(BDS1)，供给到控制信号发生部分200内。
控制信号发生部分200接收并处理CLK和来自FAS检测部分100的FAS检测信号“FASDS”以及第1位检测信号“BDS1”，发生一种表示输入帧数据状态的信息信号(OOFSI)。其详细情况是第1位“BDS1”信号，偶数帧不发生FASDS，或者即使发生FASDS也能由奇数帧检测出来，当这样的第1位“BDS1”不是1时，由控制信号发生部分200发生表示OOF(out of frame)的信息信号“OOFSI”。来自控制信号发生部分200的信息信号被供给到错误判断部分300内。该错误判断部分300从控制信号发生部分200接收表示帧状态的OOFSI，当OOF状态预定的时间过后，就发出在输入帧数据中有错误的通知。为此，利用扬声器(图中未示出)来发出OOF报警信号。
图3表示采用本发明的错误检测装置的控制信号发生部分200的详细框图。该控制信号发生部分200包括帧脉冲信号发生部分201，它根据来自FAS检测部分100的FAS检测信号，来发生表示偶数帧开始的偶数帧脉冲信号，“EFPS”和表示奇数帧开始的奇数帧脉冲信号“OFPS”；
错误检测部202，在发生偶数帧脉冲信号时不发生FASDS或者即使发生FASDS也能发生奇数帧脉冲时被检测出来，这样的第1位若为“1”，则把表示OOF的OOFSI输出到OOF判断部分300内以及复位部203，使帧脉冲发生部201和错误检测部分202进行复位。
现对采用本发明的OOF检测装置的动作进行如下说明。
图4是说明FAS检测部分100的详细框图；图5是说明控制信号发生部分200的帧脉冲发生部201的详细框图；图7是说明复位部205的详细框图。另外，图8是错误判断部分300的详细框图。
FAS检测部分100最初在2.048Mbps的复帧位流数据中检测出各偶数帧(即第0、2、4、6、8、10、12、14帧)的帧校正信号。如上所述，FAS检测部分100在每次检测出包含在各偶数帧的输入位流中的FAS为“0011011”时，输出高电平的FAS检测信号。并且，FAS检测部分100在FAS检测信号以外，检测出正在检查的FAS中的第1位，输出第1位检测信号，以此来判断各奇数帧中第1位是否为“1”。
如图4所示，FAS检测部分100由N(例如7)个D触发器(D-F/F)构成，利用这7个D-F/F11～17来检测7个位(Q1-Q7)，向第1个D-F/F11输入端子(D)输入2.048Mbps的输入位流，与CLK同步地供给第1位(或最下位)输出(Q1)。来自该第1D-F/F11的输出Q1被提供给到第2D-F/F12的输入端子(D)上。第2D-F/F12接收来自第1D-F/F11的输出Q1，同时与CLK同步地检测出第2位输出(Q2)，同时供给到第3D-F/F13上。第3的D-F/F13使输入的Q2与CLK同步，检测并输出第3位输出(Q3)。利用这种方法也可以获得其余的位(Q3-Q7)。在此，CLK的传输速度为2,048Mbps，PWRST为电源复位信号，最初，仅在接通电源时为高电平信号，然后继续保持低电平信号 。
如图4所示，在被检测出的输出位中，仅Q7、Q6、Q3被倒换(电平)，被输入到右下侧所示的对应AND门18a和18b上。所以，仅在输出Q7-Q0011011时，AND门18C的输出变成输出高电平的FAS检测信号。同时，FAS检测部分100，通过位检测装置(图中未出示)。用FAS来检测第1位，输出第1位检测信号“BDS1”。然后，来自FAS检测部分100的FAS检测信号和第1位检测信号，被供给到图2所示的控制信号发生部分200内。控制信号发生部分200根据FAS检测信号和第1位检测信号，在偶数帧开始时发生偶数帧脉冲信号；在奇数帧开始时发生奇数帧脉冲信号。
详细情况如图3和图5所示，在帧脉冲发生部201中，高电平(或+5V)的电源(PWR)被输入到第1的DF/F20的输入端子上；FAS检测信号被输入到时钟端子“CLK”上，输出高电平的输出信号Q8。该输出信号Q8借助于倒相器(inverter)22倒换成低电平信号。然后，被倒换后的信号用于使M(例如256)分频的计数器24和第2DF/F21复位(其中，M为正整数)。
计数器24，通过对供给到该CLK端子上的2.048Mbps时钟信号进行256分频来发生以8KHz为1周期的第1脉冲信号“PULSE1”的输出信号Q9，供给到第2D F/F21的CLK端子上。
第2的D F/F21根据第1脉冲信号来发生第2脉冲输出信号Q10，以便按照8KHz的周期交复地以“高电平”向“低电平”变化。然后，AND门26对来自第2的D F/F21的第2脉冲信号Q10和来自计数器24的第1脉冲信号Q9进行逻辑积运算，发生奇数帧脉冲信号“OFPS”。另一方面，来自第2D F/F21的第2脉冲信号Q10通过倒相器23进行倒换后形成的脉冲信号以及来自计数器24的第1脉冲信号Q9。由AND门25进行接收。同时进行逻辑积运算并发生偶数帧脉冲信号。偶数帧脉冲信号“EFPS”和奇数帧脉冲信号“OFPS”被供给到图3所示的错误检测部202内。
其详细情况是错误检测部202在接收偶数帧脉冲信号时检测出“0011011”的FAS数据，同时在接收奇数帧脉冲信号时仅在图4所示的FAS检测部分100的第7DF/F17的输出Q7 (即位检测信号“BDS”)变成“1”的情况下，才输出表示输入帧数据为OOF状态的信息。
如图3和图6所示，在错误检测部202中，当接收数帧脉冲信号时FAS检测信号为“0011011”；在接收奇数帧脉冲信号时，第1位检测信号为“1”的情况下，高电平的FAS被输入到D F/F30的输入端子D上；偶数帧脉冲信号被输入到时钟端子上。在此情况下DF/F30发生高电平的输出帧脉冲信号Q11。另一方面，FAS被输入到DF/F31的输入端子D上；奇数帧脉冲信号被输入到时钟端子上，因此发生高电平的输出信号Q12。
于是，AND门33接收高电平的两个信号Q11和Q12，把高电平的输出信号供给到DF/F32的时钟端子上。DF/F32接收来自高电平电源和AND门33的高电平信号，发生一种高电平的OOF状态信息“OOFSI”，用来表示输入帧数据是正常的(inframe)。
如图6所示，高电平OOF状态信息“OOFSI”用于使错误判断部分300的两个计数器40和41以及D F/F42复位，按一定周期重复地被输入到错误判断部分300内，这样使得不能发生输出信号(即OOF报警信号)。
在错误检测部202内，在接收偶数帧脉冲信号“EFPS”时FAS检测信号不是“0011011”的情况下，在接收奇数帧脉冲信号时被检测的位不是“1”的情况下，如图6所示，低电平的FAS检测信号被输入到DF/F30的输入端子D上；偶数帧脉冲信号“EFPS”被输入到时钟端子上，因此发生低电平的输出信号Q11。另一方面，低电平的FAS检测信号被输入到DF/F31的输入端子D上；奇数帧脉冲信号被输入到时钟端子上，因此发生低电平的输出信号Q12。
于是，来自D F/F30的低电平输出信号Q11和来自DF/F31的输出信号Q12，被输入到AND门33内。利用该AND门33对两个输出信号Q11和Q12进行逻辑积运算，形成低电平的输出信号，然后被供给到DF/F32的时钟端子上。该DF/F32利用来自AND门33的低电平输出信号和高电平电源“PWR”，通过其输出端子来输出低电平的OOF状态信息“OOFSI”。
来自DF/F32的低电平OOF状态信息被输入到图6所示的错误判断部分300的第1和第2计数器40和41以及DF/F42内，对复位状态加以解除。其详细情况是根据来自OR门43的高电平信号来对从传输系统中的时钟发生器中输入的标准时钟信号“RCLK”的脉冲进行计数，同时进行256分频，将其输出值供给到第2计数器41的时钟端子上。该第2计数器41根据来自OR门43的高电平信号，对来自第1计数器40的输出值进行256分频，然后供给到DF/F42时钟端子上。于是，DF/F42根据来自第2计数器41的CLK信号，利用通过输入端子而输入的高电平电源来发生高电平的OOF报警信号。也就是说，错误判断部分300通过输出高电平的OOF报警信号来告知输入帧的数据是OOF状态。在此，错误判断部分300的第1和第2计数器40和41以及DF/F42，是为了传输系统中预定的允许时间而设置的元件，在进行2×256分频期间，即发生OOF状态之后约延迟4秒。若采用本发明的良好实施例，则这些元件在4秒延迟时间内接收不到正常帧(或inframe)数据的情况下，为了告知最终是OOF状态，由D-F/F42发生高电平的OOF报警信号。若在进行2×256分频期间接收到正常帧数据，则根据通过OR门43供给到第1和第2计数器40和41以及DF/F42内的低电平OOF状态信息“OOFSI”，在计数器40和41中停止计数动作，DF/F42由于维持低电平的OOF报警信息，故把OOF状态取消。
另一方面，若采用本发明，在接收偶数帧脉冲信号时FAS数据不是“0011011”的情况下，不管在接收奇数帧脉冲信号时被检测的位是否是“1”，错误检测部202的DF/F30的输出信号211均发生低电平信号。所以，AND门33的输出变成低电平信号，因此，DF/F32输出低电平的OOF状态信息。根据低电平的OOF状态信息，图6所示的错误判断部分300的计数器40和41开始对标准脉冲进行计数，直至达到预定时间(即4秒)为止。在此，在4秒以内接收不到正常帧数据的情况下，由DF/F43来发生高电平的OOF报警信告，用于告知是OOF状态、再者，在接收偶数帧脉冲信号时FAS检测信号为“0011011”；在接收奇数帧脉冲信号时第1检测信号不是“1”的情况下，错误检测部202的DF/F31的输出信号Q12变成低电平信号，所以AND门33的输出变成低电平信号。因此，DF/F32输出低电平的OOF状态信息。在此情况下也由错误判断部分300的计数器40和41来开始对标准脉冲进行计数，由DF/F43根据OOF状态信息来发生高电平的OOF报警信号。在预定时间(即4秒)内未接收到正常帧信号的情况下告知是OOF状态。
图7是说明第1和第2复位信号“RES1”和“RES2”发生过程的详细电路图，该复位信号用于使图5的DF/F21和图6的DF/F30-35复位。例如，错误检测部202连续三次接收FAS检测信号后发出OOF状态的通知。在这种情况下，图6所示的DF/F30的输出信号Q11被输入到DF/F34内，DF/F34的输出信号Q11’被供给到DF/F35内。然后，由DF/F35发生输出信号Q11”。
这些输出信号Q11、Q11’和Q11”，如图7所示被输入到AND门50内。该AND门50仅在输入信号Q11、Q11’和Q11”全部为高电平(即111)的情况下才发生高电平的输出信号。这些高电平的输出信号和偶数帧脉冲信号“EFPS”一起被输入到AND门51内，变成高电平信号。DF/F52利用来自AND门51的高电平信号和时钟信号把高电平的输出信号Q12供给到OR门53内。OR门53利用来自DF/F52的高电平输出信号和低电平的电源复位信号“PWRST”来发生高电平的第1复位信号“RES1”。该高电平的第1复位信号“RES1”被用于使图6所示的错误检测部202的DF/F31复位。
下面叙述使错误检测部202的DF/F20、30和32复位所用的第2复位信号“RES2”的发生过程。如图7所示，向NOR门54的输入是帧脉冲发生部201的第2DF/F21的输出信号Q10(即第1位检测信号“BDS1”)、来自错误检测部202的DF/F32的OOF状态信号(OOFSI)以及经过倒换的奇数帧脉冲信号“OFPS”。若奇数帧脉冲信号“OFPS”被输入，第1位检测信号为“0”，OFF状态信息为低电平，则被看作是发生了OOF信号，所以，必须使上述DF/F20、30和32复位。即在输入到NOR门54内的三个输入值全部为低电平信号时，NOR门54把高电平的输出信号供给DF/F56的输入端子上。该DF/F56利用已输入的高电平输出信号和时钟信号把高电平的输出信号Q13供给到OR门58内。另一方面，帧脉冲发生部201的第1DF/F20的输出信号Q8、来自错误检测部202的DF/F32的OOF状态信息“OOFSI”以及经过倒换的偶数帧脉冲信号“EFPS”被输入到NOR门55内，若生成了偶数帧脉冲信号，在第1位检测信号为“0”；OOF信号为低电平，则被看作是发生了OOF信号，所以，必须使上述DF/F20、30和32复位。
也就是说，在输入到NOR门55内的在个输入值均为低电平的情况下，NOR门55把低电平信号供给到DF/F57的输入端子上。该DF/F57利用来自NOR门55的高电平输出信号和时钟信号来把高电平信号Q14供给到OR门58内。在DF/F58和57的输入信号、第1复位信号“RES1”和电源复位信号“PWRST”中的任一个信号为高电平的情况下，OR门58发生高电平的第2复位信号“RES2”。第2复位信号“RES2”用于使帧脉冲发生部201的DF/F20和错误检测部202的DF/F30及32复位。如上所述，图2所示的控制信号发生部分200，由于按照最小4KHz的间隔来监视FAS检测信号“FASDS”，在预定时间内对包含在奇数帧第1时隙内的第2位进行检查，所以发生这样一种OOF状态信息，它表示输入帧的数据是正常帧或失调帧(OOF)。
图2所示的错误判断部分300对输入帧的数据是正常(正常帧)还是不正常(OOF失调帧)进行检查，若检查的结果是OOF(不正常)，则在预定时间(即4秒)内如果接收到正常帧数据，那么就解除OOF状态；否则(即4秒内未接收到正常帧数据时)，就输出高电平的OOF报警信号(用于进行报警，说明是OOF状态)，送入相声器或压电元件等器件内。
以上说明了本发明的特定实施例，当然，本企业还可以不超过本说明书所述权利要求范围的情况下进行各种实施方法的更改。
权利要求
1.一种传输系统用错误检测装置，它用于通过相应的通道来传输由多个帧构成的复帧的位流数据，能检测出包含在上述各位流数据的各帧内的错误，其特征在于包括帧信号取出装置，用于接收上述被传输的帧的位流数据，并取出在被接收的位流帧中的包含在偶数帧数据内的帧校正信号和包含在奇数帧数据内的帧类型位；帧状态信息发生装置，它利用上述被读取的帧校正信号和上述帧类型位，来分析上述被接收的帧数据的状态，发生出帧状态信息，用于表示上述各帧数据是正常状态或非正常状态；计数装置，用于根据上述非正常状态的帧状态信息，来对安装在上述传输系统中的时钟发生器所发出的标准时钟信号脉冲进行计数，以及报警信号发生装置，用于在上述计算出的脉冲数等于预定的阈值时，把上述各帧数据看作是帧失调(OOF)，并发生报警信号。
2.如权利要求1所述的传输系统用错误检测装置，其进一步的特征在于上述各帧数据由多个时隙构成，上述帧校正信号在上述多个时隙中位于第1时隙内，各时隙由8位构成。
3.如权利要求2所述的传输系统用错误检测装置，其进一步的特征在于包括脉冲信号发生装置，用于根据上述已取出的帧校正信号和上述帧类型位流来判断上述各帧数据是偶数帧还是奇数帧，并发出与其判断结果相对应的脉冲信号；帧状态信息发生装置，用于根据上述已取出的帧校正信号和已发生的脉冲信号，来发出表示上述帧状态的帧状态信息。
4.如权利要求3所述的传输系统用错误检测装置，其进一步的特征在于上述报警信号发生装置具有两个计数器和一个D触发器。
全文摘要
本发明提供一种传输系统用错误检测装置，其包括FAS检测部分，它接收各帧位流数据，取出包含在被接收的帧数据内的帧校正信号和帧类型位；控制信号发生部分，发生帧状态信息用来表示各帧数据是正常状态还是非正常状态；计数器，它根据非正常状态的帧状态信息来对装在传输系统中的时钟发生器所发出的标准时钟信号的脉冲进行计数；错误判断部分，它在计算出的脉冲数等于预定的阈值时把各帧数据看作是帧失调，并发生报警信号。
文档编号H04L1/00GK1156929SQ96113918
公开日1997年8月13日 申请日期1996年12月30日 优先权日1995年12月30日
发明者河正民 申请人:大宇通信株式会社