解码type b卡片发送的bpsk调制信号的解码器的制造方法
【技术领域】
[0001]本发明涉及非接触IC (集成电路)卡领域，特别是涉及一种解码IS0/IEC 14443协议中TYPE B卡片发送的BPSK (二相相移键控)调制信号的解码器。
【背景技术】
[0002]IS0/IEC 14443协议中TYPE B (类型B)卡片发送的BPSK调制信号有4种速率，副载波频率为fc/16，其中fc为载波频率13.56M。在不同速率的情况下，TYPE B卡片发送I位数据所需要的副载波BPSK调制信号个数不同。在848k速率时，需要I个副载波BPSK调制信号表示；在424k速率时，需要2个副载波BPSK调制信号表示212k速率时，需要4个副载波BPSK调制信号表示；在106k速率时，需要8个副载波BPSK调制信号表示。IS0/IEC14443协议中TYPEB卡片发送的BPSK调制信号周期法解调如图1所示(图中横轴是时间，纵轴是BPSK调制信号幅值)，根据不同的情况可以做出不同的判断。数据的每一帧有帧头，数据以及帧尾。帧头，数据0，数据I以及帧尾的波形如图2到图4所示。其中图2显示了IS0/IEC 14443协议中TYPE B卡片发送的帧头波形(图中横轴是时间，纵轴是逻辑电平幅值)，波形中，SOF (帧头)逻辑O时间需要持续10到11个etu (基本时间单位)，逻辑I需要持续2到3个etu，其中etu宽度为卡片发送速率的倒数。图3显示了卡片106k速率发送数据逻辑O或I的编码波形(图中横轴是时间，纵轴是BPSK调制信号幅值)。从该编码波形中，可以看到逻辑O与I之间的变化在相位发生180°变化的时刻。其中，左侧虚线下方箭头所指示的位置为在副载波的标称边沿相位变化位置，右侧虚线下方箭头所指示的位置为下一个相位可能变化的位置。图4显示了 IS0/IEC14443协议中TYPE B卡片发送的帧尾波形(图中横轴是时间，纵轴是逻辑电平幅值)，在该波形中，逻辑O需要持续10到lletu。
【发明内容】
[0003]本发明要解决的技术问题是提供一种解码IS0/IEC 14443协议中TYPE B卡片发送的BPSK调制信号的解码器，能够提高其抗干扰性能。
[0004]为解决上述技术问题，本发明的解码IS0/IEC 14443协议中TYPE B卡片发送的BPSK调制信号的解码器，包括:
[0005]一BPSK调制信号周期测量电路，检测到的BPSK调制信号上升沿周期不同计数值，分别输出周期法IT判决信号，周期法1.5T判决信号，周期法2T判决信号；
[0006]一信号同步位边界检测电路，与所述BPSK调制信号周期测量电路相连接，用于在TRl还未结束同步时，检测TRl至SOF帧头的切换；输出同步结束标志信号；
[0007]—周期法判决数据译码电路，与所述BPSK调制信号周期测量电路和信号同步位边界检测电路相连接，在同步结束之后，即卡片发送一帧数据的开始，判断卡片发送的BPSK调制信号是否存在相位180°变化，输出数据流比特信号；
[0008]一帧头检测电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和状态标志产生电路相连接，用于检测巾贞头波形信号，产生并输出巾贞头标志信号；
[0009]一数据解码有效标志产生电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和状态标志模块相连接，用于产生并输出数据解码有效标志信号；
[0010]一帧尾检测电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和状态标志产生电路相连接，用于检测帧尾波形信号，产生并输出帧尾标志信号；
[0011]一状态标志产生电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路、信号同步位边界检测电路、帧头检测电路、数据解码有效标志产生电路和帧尾检测电路相连接，用于产生不同状态标志信号，区分不同接收阶段；
[0012]一接收编码错误检测逻辑电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和状态标志产生电路相连接，根据数据编码特点，进行编码错误检测。
[0013]本发明同样适用与IS0/IEC 14443协议中TYPE B卡片发送的BPSK调制信号编码方式相似的信号的解码电路。由于模拟电路恢复出的BPSK调制信号占空比往往不理想，以往解码器用占空比恢复法在解码BPSK调制信号时，经常会出现由于质量较差的模拟信号而产生的误判占空比，但是周期法解调是考虑BPSK调制信号的整个周期，与占空比因素关系不大，所以能很巧妙的避开这类问题所导致的解码失败情况。
【附图说明】
[0014]下面结合附图与【具体实施方式】对本发明作进一步详细的说明:
[0015]图1是BPSK调制/[目号周期法解调不意图。
[0016]图2是IS0/IEC 14443协议中TYPE B卡片发送的帧头波形示意图。
[0017]图3是BPSK调制信号的数据值为逻辑I或者O的波形示意图。
[0018]图4是IS0/IEC 14443协议中TYPE B卡片发送的帧尾波形示意图。
[0019]图5是解码TYPE B卡片发送的BPSK调制信号的解码器结构框图。
【具体实施方式】
[0020]参见图5所示，所述解码IS0/IEC 14443协议中TYPE B卡片发送的BPSK信号的解码器，包括:一 BPSK调制信号周期测量电路，一信号同步位边界检测电路，一周期法判决数据译码电路，一帧头检测电路，一帧尾检测电路，一状态标志产生电路，一接收编码错误检测逻辑电路，一数据解码有效标志产生电路。
[0021]所述解码器有3个输入信号，分别是:
[0022]1、模拟射频解调模块解调输出的载波频率的时钟，称为rf_clk，载波频率为13.56M ；
[0023]2、模拟射频解调模块解调输出的不带载波的副载波BPSK调制信号，称为komp ；
[0024]3、复位信号，称为rstn
[0025]所述解码器有5个输出信号，分别是:
[0026]a、解码数据,位宽为I位,称为bpsk_stream ；
[0027]b、数据解码有效脉冲标志，称为s_valid ；
[0028]C、帧头标志，称为sof_flag ;
[0029]d、帧尾标志，称为eof_flag ;
[0030]e、接收编码错误标志信号,称为frame_err。[0031 ] 所述BPSK调制信号周期测量电路，采用时钟rf_clk信号I作为时钟信号，在BPSK调制信号komp信号2上升沿之间进行周期检测；并且，在TYPE B中TRl同步期间内，通过周期法计数器累加两个BPSK调制信号komp信号2上升沿之间的时钟rf_clk信号I的数值，即用周期法计数器的计数值fre信号3来检测BPSK调制信号komp信号2的相位变化情况。
[0032]根据IS0/IEC 14443协议(以下简称“协议”)，副载波调制频率是时#rf_clk信号I的16分频，并且在848k速率卡片发送数据的情况下，一个副载波对应一位比特数据。测量计数的可能性分为3类，相位不发生变化，周期法计数器的计数值fre信号3在两个BPSK调制信号komp信号2的上升沿之间可以达到15，称之IT ;而在相位发生180°变化，即数据逻辑O和I变化的时候，周期法计数器的计数值fre信号3在两个BPSK调制信号komp信号2的上升沿之间可以达到23，称之1.5T ;若相位在BPSK调制信号komp信号2两个上升沿之间发生连续180°的变化，即数据逻辑O和I连续变化的时候，周期法计数器的计数值fre信号3在两个BPSK调制信号komp信号2上升沿之间可以达到31，称之2T ;并且由协议可知在424k，212k，106k速率时候，没有2T这类情况(仅存在于848k速率情况下)。整个解码期间，所述BPSK调制信号周期测量电路在检测到各种BPSK调制信号komp信号2上升沿周期计数以后，分别根据相应情况输出周期法IT判