识别电路的制作方法【
技术领域：
】[0001]本发明涉及一种用于为要识别的对象产生明确的识别模式的识别电路。【
背景技术：
】[0002]在多个应用情况下期望的和/或需要的是，明确地识别物理对象。例如，能够描述所制造的对象的特征，以便在对象出现技术缺陷的情况下能够将所述对象分配给产品负责。例如，在证实过程中希望保证，对象实际上为期望的对象。[0003]为了识别对象，能够使用所谓的物理不可克隆函数PUF(physicalunclonablefunct1n)。在这种PUF的情况下，充分利用物理系统或对象的复杂的性能，所述性能通过下述因素来确定，所述因素既不能够由对象的制造者、又不能够由任意其他的、例如攻击者直接观察、影响或复制。PUF示出下述功能，所述功能基于PUF结构之内的复杂的物理过程将输入值、例如所谓的质询字映射成输出值、例如所谓的应答值。质询到应答的所述映射或映像在此在对象的每个物理模型或实例中是不同的进而对于实际关系而言是随机的。PUF功能因此例如能够在安全应用中使用并且形成质询应答对CRP。只要由PUF功能提供的可能的质询应答对CRP的数量是足够大的，使得对于攻击者而言不能实行，打听到所述质询应答对的重要的部分，即使在攻击者已经物理存取相应的对象的情况下也如此，那么涉及所谓的增强的PUF功能。在该情况下，例如进行证实的当事人能够从事先存储的质询应答对CPR的列表中选择已知的质询，发送给PUF结构并且将由PUF结构发回的应答与存储的应答进行比较。如果两个值一致，那么所查找的对象是真的或被识别。[0004]在传统的PUF结构的一个可能的实施方案中，使用由反相器、如在图1中示出的反相器构成的双稳态的环。在包含双稳态的环的PUF结构(双稳态环PUF)中，在闭合的环中接入偶数个反相器电路。由于偶数个反相器，双稳态的环具有两个可能的稳定的状态。由反相器构成的闭合的环具有两个稳定的状态，即在开始时在环的任意固定选择的级中，接入的反相器的输出端或者能够具有模式“0101……”或者能够替代地具有模式“1010……”。通过制造闭合的环而决定的、在其中集成的电路和其元件的特性的随机的变化在BR-PUF的每个物理模型或实例中影响采取相应的闭合的环的两个稳定的状态中的哪一个。关于存在两个状态中的哪个状态的所述信息对应于I位的PUF应答，其代表两个可能的稳定的状态。基于双稳态的环的PUF电路(双稳态环PUF)具有下述缺点:每个双稳态的环仅提供I位用于识别对象的信息。因此，在Chen等的“TheBistableRingPUF,anewarchitectureforstrongforstrongPhysicalUnclonableFunct1ns，，，2011IEEEInternat1nalSymposiumonHardware-OrientedSecurityandTrust(HOST)，134-141中提出一种PUF电路，在所述PUF电路中，双稳态的环由如在图2中示出的电路元件构成。由此，形成由具有偶数个数字电路级的装置构成的双稳态的电路环，所述数字电路级实施逻辑取非，其中电路级的输入端和输出端彼此连接，使得得到闭合的环。如从图2中可见，在此使用的常规的开关级具有两个并联连接的或非门，所述或非门分别实施逻辑取非。根据图2的传统的开关级在输入侧具有多路分配器并且在输出侧具有多路转接器，所述多路分配器和多路转接器分别通过所施加的质询字的I位来控制并且能够在不同的信号延迟路径之间切换，其中在每个信号延迟路径中存在或非门。因此，通过所施加的质询字的质询位c[i]来控制:两个信号延迟路径中的哪一个是激活的。所施加的质询字的以位为单位的长度在此对应于闭合的环中的开关级的数量，即质询字的每位确定开关级之内的信号路径的配置。为了在施加新的质询字C之后能够实现重复地读出应答字R，取非分别通过具有两个输入端的或非门来实施，其中或非门的输入端之一连接到用于施加复位信号(Reset)的复位信号线路上。当复位信号为逻辑高时，或非门的全部输出是逻辑低并且闭合的环处于非稳定的状态。如果复位信号下降到逻辑低(0)，那么或非门关于另一个输入端作为反相器作用，并且环在一定的瞬态振荡时间之后退回到两个稳定的状态中的一个中。[0005]传统的具有闭合的由传统的分别具有在图2中示出的构造的开关级组成的电路环的识别电路然而具有下述缺点，每个开关级在输入侧具有多路分配器，所述多路分配器例如在集成在集成电路中时引起相对高的面积需求。此外，根据图2的传统的开关级针对每个信号路径需要具有复位功能的或非门，由此在集成时的面积需求整体上不期望地增大。【
发明内容】[0006]因此，本发明的任务是，创造一种为要识别的对象产生明确的识别模式的识别电路，其在集成时的面积需求是最小化的。[0007]所述任务根据本发明通过具有在专利权利要求1中说明的特征的识别电路来实现。[0008]因此，本发明创造一种用于为要识别的对象产生明确的识别模式的识别电路，其具有:至少一个双稳态的闭合的电路环，所述电路环由多个开关级构成，其中电路环的每个开关级具有至少两个并联的内部的信号延迟路径，所述信号延迟路径在输入侧直接彼此连接并且在输出侧能够通过施加到电路环上的质询字的至少一个质询位来选择，其中开关级的每个内部的信号延迟路径具有生产决定的个别的信号运行时间，其中为电路环的每个开关级分别设置复位元件，所述复位元件将在下游接入的开关级暂时置于非稳定的状态，其中电路环的开关级从其相应的非稳定的状态根据通过施加的质询字选择的信号运行时间过渡到稳定的状态，所述稳定的状态能够作为应答字被读出，所述应答字形成用于对象的单一的识别模式。[0009]根据本发明的识别电路具有下述优点:所述识别电路提供用于明确地识别要识别的对象的尤其高的信息密度，例如在集成在芯片上的情况下。[0010]根据本发明的识别电路的另一个优点在于，所述识别电路在运行期间由于相对小的电路方面的复杂性具有尤其低的能量或电流消耗。[0011]在根据本发明的识别电路的一个可能的实施方式中，闭合的电路环的每个开关级都具有选择元件以用于根据所施加的质询字的至少一个质询位来选择内部的信号路径。[0012]在根据本发明的识别电路的另一个可能的实施方案中，闭合的电路环的不同的开关级的内部的信号延迟路径具有延迟元件，所述延迟元件分别引起特定的信号通过时间。[0013]在根据本发明的识别电路的另一个可能的实施方案中，闭合的电路环之内的开关级中的至少一些分别具有至少一个取非元件，所述取非元件将施加在开关级的输入端上的逻辑值取非地输出到开关级的输出端上。[0014]在根据本发明的识别电路的一个可能的实施方案中，开关级之内的串联连接的取非元件的数量是奇数。[0015]在根据本发明的识别电路的一个可能的实施方式中，在闭合的电路环之内的全部开关级的串联连接的取非元件的总和是偶数。[0016]在根据本发明的识别电路的一个可能的实施方式中，开关级的至少一个取非元件分别设在开关级的并联的信号延迟路径中。[0017]在根据本发明的识别电路的一个可能的实施方式中，开关级的至少一个取非元件设在开关级的复位元件中。[0018]在根据本发明的识别电路的另一个可能的实施方式中，开关级的至少一个取当前第1页1 2 3 4