Interface，通用公共无线电接口 )协议，在FPGA内将采样后的并行数字信号成帧，然后将成帧后的数据通过SERDES芯片转变为适合光纤传输的高速串行信号，输出到上行电/光转换器；
[0026]下行链路部分包括:依次连接的下行光/电转换器、控制信号提取模块、可变增益放大器和下行放大/滤波模块，其中:下行光/电转换器通过下行光纤接收来自近端模块的光信号，基于WDM技术，使用光/电转换器内部的分波器，将输入的波分复用的下行信号和控制信号分离，并完成两路光信号到电信号的转换，下行信号输出到可变增益放大器，控制信号输出到控制信号提取模块；控制信号提取模块根据CPRI协议从输入的控制信号提取相关信息，分别输出到可变增益放大器和上行链路部分的模/数转换器，实时控制可变增益放大器的增益以及模/数转换器的时钟同步，可变增益放大器根据控制信号提取模块提供的控制信号，对输入的下行信号进行放大，放大后的信号输出到下行放大/滤波模块；下行放大/滤波模块对输入信号进行滤波和放大处理后输出到环行器。
[0027]所述的控制信号提取模块通过FPGA实现；
[0028]所述的可变增益放大器采用ADI公司的ADL5240射频数控可变增益放大器实现，有效频带范围100MHz - 4000MHz，增益控制范围31.5dB，增益步长精度0.25dB ；
[0029]所述的下行放大/滤波模块包括:带通滤波器和功率放大器，将信号带宽限制在2180MHz - 2200MHz ο
[0030]如图2所示，所述的近端模块包括:上行链路部分和下行链路部分，其中:
[0031]上行链路部分包括:依次连接的上行光/电转换器和串/并转换器，其中:上行光/电转换器通过上行光纤接收来自远端模块的上行信号，完成光信号到电信号的转换，输出到串/并转换器；串/并转换器通过SERDES芯片将高速串行数据信号解串，恢复成并行数据帧，再通过FPGA，根据CPRI协议将采样数据恢复出来，以1bit位宽并行输出到后续的信号处理单元。
[0032]下行链路部分包括:控制信号生成模块、数/模转换器、下行变频器、下行电/光转换器，其中:控制信号生成模块从信号处理单元接收控制信号，并根据CPRI协议，将控制信号成帧传输，通过SERDES芯片转变为适合光纤传输的高速串行信号，输出到下行电/光转换器；数/模转换器将从信号处理单元接收的下行信号转变为模拟信号，输出到下行变频器；下行变频器对输入信号进行上变频和带通滤波，并输出到下行电/光转换器，由下行电/光转换器将输入的下行信号和控制信号，完成电信号到光信号的转换；并基于WDM技术，通过内部的合波器进行波分复用，将两路信号合并，通过下行光纤输出到远端模块。
[0033]所述的控制信号生成模块通过FPGA实现。
[0034]所述的数/模转换器采用ADI公司的AD9760实现。
[0035]本实施例通过上述方式，最终实现下行链路动态范围30dB，上行链路动态范围55dB，能够适应不同用户间信号功率的差异。
【主权项】
1.一种针对大规模天线阵列的模数混合射频光纤传输架构，其特征在于，采用远端模块分布式处理和近端模块集中式处理的架构，包括:远距离分布式天线阵与之射频光纤相连的近端数据处理设备，其中:远距离分布式天线阵包含多个远端模块，该远端模块与对应的天线阵元相连，并以分布式的方式完成上/下行信号的接收和发送；近端数据处理设备包含多个与所述远端模块对应连接的近端模块以及与近端模块相连的信号处理单元，该信号处理单元以集中式的方式完成上/下行链路的信号处理。2.根据权利要求1所述的针对大规模天线阵列的模数混合射频光纤传输架构，其特征是， 所述的分布式的方式完成上/下行信号的接收和发送是指:由远端模块进行模数转换产生上行信号且上行链路传输数字信号至近端模块； 所述的集中式的方式完成上/下行链路的信号处理是指:由近端模块进行数模转换产生下行信号且下行链路传输模拟信号至远端模块。3.根据权利要求1或2所述的针对大规模天线阵列的模数混合射频光纤传输架构，其特征是，所述的远端模块和近端模块通过上行链路和下行链路组成的所述射频光纤相连，并采用模数混合的ROF方式进行通信，其中: 每一个远端模块包括:上行链路部分和下行链路部分，二者通过环行器与天线相连，其中:上行链路部分包括:依次连接的上行放大/滤波模块、上行变频器、模/数转换器、并/串转换器和上行电/光转换器，下行链路部分包括:依次连接的下行光/电转换器、控制信号提取模块、可变增益放大器和下行放大/滤波模块； 每一个近端模块包括:上行链路部分和下行链路部分，其中:上行链路部分包括:依次连接的上行光/电转换器和串/并转换器，下行链路部分包括:控制信号生成模块、数/模转换器、下行变频器、下行电/光转换器。4.根据权利要求3所述的针对大规模天线阵列的模数混合射频光纤传输架构，其特征是，所述的上行放大/滤波模块对环行器输出的接收信号进行放大和滤波降噪处理，上行变频器对输入信号进行下变频，将信号搬移到基带附近，并通过一个通带带宽为50MHz的低通滤波器抑制带外噪声，将信号输出到模/数转换器进行采样，由并/串转换器根据CPRI协议，在FPGA内将采样后的并行数字信号成帧，然后将成帧后的数据通过SERDES芯片转变为适合光纤传输的高速串行信号，输出到上行电/光转换器对输入信号完成电信号到光信号的转换，通过上行光纤输出到近端模块。5.根据权利要求3或4所述的针对大规模天线阵列的模数混合射频光纤传输架构，其特征是，所述的上行放大/滤波模块包括:低噪放大器和带通滤波器，其中的低噪放大器采用Hittite公司的HMC669实现，其有效带宽范围1700MHz - 2200MHz，带通滤波器将放大后的接收信号带宽限制在2000MHz - 2020MHz，输出到上行变频器。6.根据权利要求3或4所述的针对大规模天线阵列的模数混合射频光纤传输架构，其特征是，所述的模/数转换器采样位宽为lObit，采样速率65MSPS。7.根据权利要求4所述的针对大规模天线阵列的模数混合射频光纤传输架构，其特征是，所述的下行光/电转换器通过下行光纤接收来自近端模块的光信号，基于WDM技术，使用光/电转换器内部的分波器，将输入的波分复用的下行信号和控制信号分离，并完成两路光信号到电信号的转换，下行信号输出到可变增益放大器，控制信号输出到控制信号提取模块；控制信号提取模块根据CPRI协议从输入的控制信号提取相关信息，分别输出到可变增益放大器和上行链路部分的模/数转换器，实时控制可变增益放大器的增益以及模/数转换器的时钟同步，可变增益放大器根据控制信号提取模块提供的控制信号，对输入的下行信号进行放大，放大后的信号输出到下行放大/滤波模块；下行放大/滤波模块对输入信号进行滤波和放大处理后输出到环行器。8.根据权利要求7所述的针对大规模天线阵列的模数混合射频光纤传输架构，其特征是，所述的下行放大/滤波模块包括:带通滤波器和功率放大器，将信号带宽限制在2180MHz - 2200MHz ο9.根据权利要求3所述的针对大规模天线阵列的模数混合射频光纤传输架构，其特征是，所述的上行光/电转换器通过上行光纤接收来自远端模块的上行信号，完成光信号到电信号的转换，输出到串/并转换器；串/并转换器通过SERDES芯片将告诉串行数据信号解串，恢复成并行数据帧，再通过FPGA，根据CPRI协议将采样数据恢复出来，以1bit位宽并行输出到后续的信号处理单元。10.根据权利要求3所述的针对大规模天线阵列的模数混合射频光纤传输架构，其特征是，所述的控制信号生成模块从信号处理单元接收控制信号，并根据CPRI协议，将控制信号成帧传输，通过SERDES芯片转变为适合光纤传输的高速串行信号，输出到下行电/光转换器；数/模转换器将从信号处理单元接收的下行信号转变为模拟信号，输出到下行变频器；下行变频器对输入信号进行上变频和带通滤波，并输出到下行电/光转换器，由下行电/光转换器将输入的下行信号和控制信号，完成电信号到光信号的转换；并基于WDM技术，通过内部的合波器进行波分复用，将两路信号合并，通过下行光纤输出到远端模块。
【专利摘要】一种通信领域的模数混合射频光纤传输架构，采用远端模块分布式处理和近端模块集中式处理的架构，包括：远距离分布式天线阵与之射频光纤相连的近端数据处理设备，远距离分布式天线阵包含多个远端模块，该远端模块与对应的天线阵元相连，并以分布式的方式完成上/下行信号的接收和发送；近端数据处理设备包含多个与所述远端模块对应连接的近端模块以及与近端模块相连的信号处理单元，该信号处理单元以集中式的方式完成上/下行链路的信号处理。本发明简化远端模块结构，降低制造成本，并在下行链路中复用一路控制信号，完成对远端模块及天线阵元的实时控制。这种模数混合射频光纤传输架构，兼具经济性与可靠性，适用于远距离分布式大规模天线阵列的应用场景。
【IPC分类】H04B10/25, H04B10/2575
【公开号】CN104917569
【申请号】CN201510319205
【发明人】宫新保, 罗笑雨, 杨晟, 臧小刚, 凌小峰
【申请人】上海交通大学
【公开日】2015年9月16日
【申请日】2015年6月11日