比较器、ad转换器、固态成像器件、电子装置及比较器控制方法
【技术领域】
[0001] 本发明涉及比较器、AD转换器、固态成像器件、电子装置和比较器控制方法，并更 具体地涉及能够在提高比较器的判定速度的同时降低功率消耗的比较器、AD转换器、固态 成像器件、电子装置和比较器控制方法。
【背景技术】
[0002] 在通过针对固态成像器件设计的信号读取方法在诸如像素中的区域等受限区域 中执行AD转换的情况下，具有最高区域效率的方法是通过比较器和后续阶段中的数字电路 来实现的积分型(斜坡型)AD转换方法。
[0003] 非专利文件1和2提出了通过使用积分型AD转换方法实现受限区域中的AD转换的 技术。例如，非专利文件1披露了如下电路结构:随后阶段中的数字电路是DRAM电路，且斜坡 信号被多次输入至比较器。例如，当执行8位AD转换时，将相同的斜坡信号八次输入至比较 器。在比较器的输出发生反转时将"0"或"Γ的代码存储到DRAM电路中的操作重复八次。当 完成整个区域中的比较时，读出这些代码。
[0004] 引用列表
[0005] 非专利文件
[0006] 非专利文件 1 :D.Yang，B.Fowler和A.E1 Gamal，〃A Nyquist rate pixel level ADC for CMOS image sensors，〃〈〈Proc · IEEE 1998Custom Integrated Circuits Conf.)), 加利福尼亚州圣克拉拉，1998年5月，第237-240页。
[0007] 非专利文件2: S.Kleinfelder，S.Lim、X.Liu和A.E1 Gamal，〃A 10kframe/s 0· 18μ m CMOS digital pixel sensor with pixel-level memory"，《IEEE International Solid-State Circuits Conference》，第XLIV卷，第88-89页，2001 年2月。
【发明内容】
[0008] 本发明要解决的问题
[0009] 在针对列平行布局中的各个像素列布置AD转换器的情况下，在区域方面允许相对 高的自由度。然而，在将AD转换器设置在每个像素中的情况下，电路容纳区域受到限制，且 因此难以制造充分地满足要求的比较器。例如，比较器的判定速度可能变低，或者如果提高 性能，则功率消耗可能增加。
[0010] 本发明是针对这些情况提出的，并旨在在提高比较器的判定速度的同时降低功率 消耗。
[0011] 问题的解决方案
[0012] 作为本发明的第一方面的比较器包括：比较单元，其用于比较输入信号的电压与 参考信号的电压并输出比较结果信号；正反馈电路，其用于加快所述比较结果信号发生反 转时的转变速度；以及电流限制单元，其用于限制所述比较结果信号发生反转之后在所述 比较单元中流动的电流。
[0013] 作为本发明的第二方面的用于控制包括比较单元、正反馈电路和电流限制单元的 比较器的方法包括:所述比较单元比较输入信号的电压与参考信号的电压并输出比较结果 信号;所述正反馈电路加快所述比较结果信号发生反转时的转变速度;及所述电流限制单 元限制所述比较结果信号发生反转之后在所述比较单元中流动的电流。
[0014] 在本发明的第一和第二方面中，将输入信号的电压与参考信号的电压进行比较， 且输出比较结果信号。使所述比较结果信号发生反转时的转变速度加快。对所述比较结果 信号发生反转之后在所述比较单元中流动的电流进行限制。
[0015] 根据本发明的第三方面的AD转换器包括：比较器，其包括：比较单元，其用于比较 输入信号的电压与参考信号的电压并输出比较结果信号；正反馈电路，其用于加快所述比 较结果信号发生反转时的转变速度；以及电流限制单元，其用于限制所述比较结果信号发 生反转之后在所述比较单元中流动的电流;和存储单元，其用于存储所述比较结果信号发 生反转时的代码输入信号，并输出所述代码输入信号。
[0016] 在本发明的第三方面中，将输入信号的电压与参考信号的电压进行比较，且输出 比较结果信号。使所述比较结果信号发生反转时的转变速度加快。对所述比较结果信号发 生反转之后在所述比较单元中流动的电流进行限制。存储所述比较结果信号发生反转时的 代码输入信号存储并将其输出。
[0017] 作为本发明的第四方面的固态成像器件包括:AD转换器，其包括:比较器，其包括： 比较单元，其用于比较输入信号的电压与参考信号的电压并输出比较结果信号；正反馈电 路，其用于加快所述比较结果信号发生反转时的转变速度；以及电流限制单元，其用于限制 所述比较结果信号发生反转之后在所述比较单元中流动的电流;和存储单元，其用于存储 所述比较结果信号发生反转时的代码输入信号，并输出所述代码输入信号以作为代码输出 信号；以及像素电路，其用于将作为所述输入信号的电荷信号输出至所述比较单元，所述电 荷信号是通过接收进入像素的光并对所述光执行光电转换而生成的。
[0018] 作为本发明的第五方面的电子装置包括固态成像器件，所述固态成像器件包括： AAD转换器，其包括：比较器，其包括：比较单元，其用于比较输入信号的电压与参考信号的 电压并输出比较结果信号；正反馈电路，其用于加快所述比较结果信号发生反转时的转变 速度；以及电流限制单元，其用于限制所述比较结果信号发生反转之后在所述比较单元中 流动的电流;和存储单元，其用于存储所述比较结果信号发生反转时的代码输入信号，并输 出所述代码输入信号以作为代码输出信号；以及像素电路，其用于将作为所述输入信号的 电荷信号输出至所述比较单元，所述电荷信号是通过接收进入像素的光并对所述光执行光 电转换而生成的。
[0019] 在本发明的第四和第五方面中，将输入信号的电压与参考信号的电压进行比较， 且输出比较结果信号。使所述比较结果信号发生反转时的转变速度加快。对所述比较结果 信号发生反转之后在所述比较单元中流动的电流进行限制。存储所述比较结果信号发生反 转时的代码输入信号存储并将其作为代码输出信号输出。在所述像素电路中，通过接收进 入像素的光并对所述光执行光电转换而生成的所述电荷信号作为所述比较单元的所述输 入信号被输出。
[0020] 所述比较器、所述AD转换器、所述固态成像器件和所述电子装置可以是独立的装 置，或可以是被组合到一些其它装置中的模块。
[0021 ]本发明的效果
[0022] 根据本发明的第一至第五方面，可以在提高所述比较器的判定速度的同时降低功 率消耗。
[0023] 本发明的效果不限于此处描述的这些效果，并可包括本发明中所述的任何效果。
【附图说明】
[0024] 图1是示意性地示出了根据本发明的固态成像器件的结构的示图。
[0025] 图2是示出了像素单元的示例结构的框图。
[0026] 图3是示出了比较器的特定示例结构的框图。
[0027] 图4是比较器的电路图。
[0028]图5是示出了比较器的输入/输出信号的示图。
[0029]图6是示出了 ADC的第一实施例的框图。
[0030]图7是示出了 ADC的第一实施例的电路图。
[0031]图8是用于说明整个ADC 42的操作和控制的示图。
[0032]图9是用于说明代码输入信号是多电平信号的情况的示图。
[0033]图10是用于说明代码输入信号是多电平信号的情况的示图。
[0034]图11是用于说明代码输入信号是多电平信号的情况的示图。
[0035]图12是用于说明代码输入信号是多电平信号的情况的示图。
[0036]图13是示出了 ADC的第二实施例的电路图。
[0037]图14是示出了根据第二实施例的ADC的锁存电路的示例布局的示图。
[0038]图15是示出了 ADC的第三实施例的电路图。
[0039]图16是示出了 ADC的第四实施例的电路图。
[0040] 图17是示出了ADC的第五实施例的电路图。
[0041] 图18是示出了像素的第一实施例的电路图。
[0042]图19是用于说明根据第一实施例的像素的操作的时序图。
[0043]图20是示出了像素的第二实施例的电路图。
[0044]图21是示出了像素的第三实施例的电路图。
[0045]图22是用于说明根据第三实施例的像素的操作的时序图。
[0046]图23是示出了像素的第四实施例的电路图。
[0047]图24是用于说明根据第四实施例的像素的操作的时序图。
[0048]图25是示出了像素共享的第一实施例的电路图。
[0049]图26是用于说明根据第一实施例的共享像素的操作的时序图。
[0050]图27是示出了像素共享的第二实施例的电路图。
[0051] 图28是用于说明根据第二实施例的共享像素的操作的时序图。
[0052] 图29是用于说明共享像素的读取顺序的示图。
[0053] 图30是用于说明共享像素的读取顺序的示图。
[0054] 图31是用于说明共享像素读取顺序的示图。
[0055] 图32是示出了像素共享的第三实施例的电路图。
[0056] 图33是用于说明根据第三实施例的共享像素的操作的时序图。
[0057] 图34是示出了像素共享的第四实施例的电路图。
[0058]图35是用于说明垂直分割控制的示图。
[0059]图36是用于说明使用两个半导体基板的示例结构的示图。
[0060]图3 7是用于说明使用两个半导体基板的示例结构的示图。
[0061 ]图38是用于说明使用两个半导体基板的示例结构的示图。
[0062]图39是用于说明使用两个半导体基板的示例结构的示图。
[0063]图40是用于说明使用三个半导体基板的示例结构的示图。
[0064]图41是用于说明使用三个半导体基板的示例结构的示图。
[0065]图42是用于说明使用三个半导体基板的示例结构的示图。
[0066 ]图43是用于说明使用侧部基板的示例结构的示图。
[0067]图4 4是用于说明使用侧部基板的示例结构的示图 [0068]图45是用于说明使用侧部基板的示例结构的示图 [0069]图46是示出了像素的第五实施例的电路图。
[0070]图47是用于说明根据第五实施例的像素的操作的时序图。
[0071 ]图48是示出了像素灵敏度可变的第一示例结构的电路图。
[0072] 图49是示出了像素灵敏度可变的第二示例结构的电路图。
[0073] 图50是用于说明改变斜坡倾斜度的控制的示图。
[0074]图51是用于说明改变代码输入信号的频率的控制的示图。
[0075] 图52是用于说明去耦电容的增加的示图。
[0076] 图53是用于说明位数斜坡输入的驱动的示图。
[0077] 图54是用于说明位数斜坡输入的驱动的示图。
[0078]图55是示出了像素的第五实施例的电路图。
[0079] 图56是用于说明对防漏光措施的控制的示图。
[0080] 图57是用于说明改变用于反转操作的时间的结构的示图 [0081 ]图58是示出了列ADC的电路结构的示图。
[0082]图59是示出了列ADC的电路结构的示图。
[0083]图60是用于说明列ADC的操作的时序图。
[0084]图61是示出了黑电平校正中的黑输出像素的示例布局的示图。
[0085]图62是用于说明黑电平的校正方法的示图。
[0086]图63是示出了黑电平校正中的黑输出像素的示例布局的示图。
[0087]图64是用于说明黑电平校正的控制的示例的示图。
[0088]图65是示出了像素的第七实施例的电路图。
[0089]图66是用于说明锁存信号交错驱动的示图。
[0090]图67是用于说明锁存信号交错驱动的时序图。
[0091 ]图68是用于说明所有位同时读取驱2动的示图。
[0092]图69是用于说明所有位同时读取驱动的时序图。
[0093]图70是示出了执行交错驱动时的锁存电路的示例互连布局的示图。
[0094]图71是示出了作为根据本发明的电子装置的成像装置的示例结构的框图。
【具体实施方式】
[0095] 下面是对本发明的实施方式(在下文中，被称为实施例）的说明。将按照下列顺序 进行说明。
[0096] 1.固态成像器件的一般示例结构
[0097] 2.比较器的特定示例结构
[0098] 3.ADC的第一实施例
[0099] 4.ADC的第二实施例 [0100] 5.ADC的第三实施例 [0101] 6.ADC的第四实施例 [0102] 7.ADC的第五实施例 [0103] 8.像素单元的第一实施例
[0104] 9.像素单元的第二实施例
[0105] 10.像素单元的第三实施例
[0106] 11.像素单元的第四实施例
[0107] 12.像素共享的第一实施例
[0108] 13.像素共享的第二实施例
[0109] 14.像素共享的第三实施例
[0110] 15.像素共享的第四实施例
[0111] 16.多基板构造1
[0112] 17.多基板构造2
[0113] 18.多基板构造3
[0114] 19.像素单元的第五实施例
[0115] 20.像素单元的第六实施例
[0116] 21.列ADC的示例结构
[0117] 22.图象拖尾（streaking)校正计算
[0118] 23.像素单元的第七实施例
[0119] 24.锁存电路输出控制
[0120] 25.电子装置的示例应用
[0121] <1.固态成像器件的一般示例结构>
[0122] 图1示意性地示出了根据本发明的固态成像器件的结构。
[0123] 图1中的固态成像器件1包括像素阵列单元22,在像素阵列单元中，像素21以二维 阵列的方式布置在由作为半导体的硅(Si)制成的半导体基板11上。在半导体基板11上的像 素阵列单元22周围形成有像素驱动电路23、D/A转换器(DAC)24、垂直驱动电路25、感测放大 器单元26、输出单元27和时序产生器电路28。
[0124] 如图2所示，每个像素21包括像素电路41和AD转换器(ADC)42。像素电路41包括用 于生成并存储与接收光的量相对应的电荷信号的光电转换单元，并将在光电转换单元处获 得的模拟像素信号SIG输出至ADC 42ADC 42将从像素电路41提供的模拟像素信号SIG转换 成数字信号。
[0125] ADC 42包括比较器51和锁存存储单元52。比较器51将从DAC 24提供的参考信号 REF与像素信号SIG进行比较，并输出输出信号VC0作为用于表示比较结果的信号。当参考信 号REF和像素信号SIG(在电压上)变得相等时，比较器51使输出信号VC0反转。
[0126] 输出用于表示当前时间的代码值BITXn(n是1至N的整数），以作为锁存存储单元52 的输入信号。将比较器51的输出信号VC0发生反转时的代码值ΒΙΤΧη保持在锁存存储单元52 中，并然后将其读取为输出信号Coin。于是，从ADC 42输出通过将模拟像素信号SIG数字化 成N个位的值而获得的数字值。
[0127] 图1中的像素驱动电路23驱动每个像素21中的像素电路41和比较器51AAC 24生 成参考信号REF(其是斜坡信号，且其电平随时间单调递减），并将参考信号REF提供至每个 像素21。垂直驱动电路25基于从时序产生器电路28提供的时序信号以预定的顺序输出像素 21中产生的数字像素信号SIG。通过感测放大器单元26对从像素21输出的数字像素信号SIG 进行放大，并然后将它们从输出单元27输出至固态成像器件1的外部。输出单元27执行诸如 用于校正黑电平的黑电平校正过程和相关双采样(CDS)过程等预定数字信号处理，并将获 得的信号输出至外部。
[0128] 时序产生器电路28由产生各种类型的时序信号的时序产生器等形成，并将所产生 的各种时序信号提供至像素驱动电路23、DAC 24和垂直驱动电路25等。
[0129] 固态成像器件1可具有上述结构。虽然用于构成固态成像器件1的所有电路都形成 在如上所述的图1中的单个半导体基板11中，但是如后所述，用于构成固态成像器件1的电 路也可形成在多个半导体基板11上。
[0130] <2.比较器的特定示例结构>
[0131] 图3是示出了比较器51的特定示例结构的框图。
[0132] 比较器51包括差分放大器电路61、正反馈电路(PFB)62和电流限制单元63。
[0133] 图4是示出了差分放大器电路61、正反馈电路(PFB)62和电流限制单元63的电路结 构的电路图。
[0134]差分放大器电路61包括作为差分对的晶体管81和82、形成电流镜的晶体管83和84 以及作为根据输入偏置电流Vb提供电流IB的恒定电流源的晶体管85。用作电流限制单元63 的晶体管86连接在晶体管8 2与晶体管84之间。
[0135] 晶体管81、82和85由负沟道冊3(匪03)晶体管形成，且晶体管83、84和86由正沟道 MOS(PMOS)晶体管形成。
[0136] 对于形成差分对的晶体管81和82，将从DAC 24输出的参考信号REF输入至晶体管 81的栅极，且将从像素21中的像素电路41输出的像素信号SIG输入至晶体管82的栅极。晶体 管81和82的源极连接到晶体管85的漏极，且晶体管85的源极连接到GND。
[0137]晶体管81的漏极连接到晶体管83和84的栅极(从而形成电流镜电路），并连接到晶 体管83的漏极。晶体管82的漏极连接到作为电流限制单元63的晶体管86的漏极。晶体管83 和84的源极连接到电压电源Vdd。
[0138]作为电流限制单元63的晶体管86的源极连接到用于形成电流镜电路的晶体管84 的漏极，且晶体管86的栅极连接到正反馈电路62中的预定连接点。
[0139]正反馈电路62由三个晶体管91至93形成。因此，晶体管91由PM0S晶体管形成，且晶 体管92和93由NM0S晶体管形成。
[0140]晶体管84的漏极与晶体管86的源极之间的连接点用作差分放大器电路61的输出 端，并连接到正反馈电路62中的晶体管91的栅极和晶体管92的漏极。将从差分放大器电路 61输出的输出信号VC0输出至比较器51之后的阶段中的锁存存储单元52 (图2 )，并还将其输 出至正反馈电路62中的晶体管91的栅极。
[0141]晶体管91的源极连接到电压电源Vdd，且晶体管91的漏极连接到晶体管92的栅极、 晶体管93的漏极和作为电流限制单元63的晶体管86的栅极。晶体管92和93的源极连接到 GND〇
[0142]现在对具有上述结构的比较器51的操作进行说明。
[0143]差分放大器电路61将输入至晶体管81的栅极的参考信号REF与输入至晶体管82的 栅极的像素信号SIG进行比较。当参考信号REF和像素信号SIG(在电压上)变得相等时，差分 放大器电路61使输出信号VC0从Hi反转至Low。
[0144] 在将输出信号VC0从Hi反转至Low的情况下，正反馈电路62的晶体管91接通，且产 生漏极电压。由于晶体管91的漏极连接到晶体管92的栅极，所以晶体管92接通。当晶体管92 接通时，晶体管91的栅极和比较器51的输出端连接至IjGND，且因此，输出信号VC0迅速地降低 至GND。由此，晶体管91进入更彻底的导通状态，且同时，晶体管92进入更彻底的导通状态。
[0145] 图5是示出了输入至比较器51的信号和从比较器51输出的信号的示图。
[0146]如果在比较器51中没有设置正反馈电路62,则如图5中的虚线所示，输出信号VC0 缓慢地反转，且因此，输出反转的检测需要时间