专利名称：低电压差分信号接收器的失效保护电路的制作方法
技术领域：
本发明涉及防止电磁干扰技术，特别涉及低电压差分信号的抗电磁干扰技术。
背景技术：
低电压差分信号LVDS(low voltage differential signaling)是一种小振幅差分信号技术，使用非常低幅度信号(大约350mV)通过一对差分PCB走线或平衡电缆传输数据。它特有的低振幅及恒流源模式驱动只产生极低的噪声，消耗非常小的功率。
当由于瞬间噪声和脉冲被耦合到接收器输入端的两个电导上，产生的电磁干扰(EMI)在接收器的两个电导上以共模辐射形式发生。采用低电压差分信号(LVDS)数据传输方式比单线数据传输对共模输入噪声信号有更强的抵抗能力，也就说采用低电压差分信号接收器的抗电磁干扰能力比较强。其中低电压差分信号在两条平行线上流经的电流及电压振幅相反，噪声信号同时耦合到两条平行线上，而接收端只判别和比较两信号的差值，结果是噪声被抵消。由于两条信号线周围的电磁场也是相互抵消，所以差分信号传输比单线信号传输电磁辐射小得多。从而外来的电磁干扰信号在LVDS线上的叠加大为减少。
在低电压差分信号接收器中一般都有用于防止输入端噪声的失效保护(Fail Safe这个电路是由美国的国家半导体公司定义)电路，当输入端口的信号无效时，通过失效保护电路将接收器的输出置为高电平；当输入信号正常时，失效保护电路不影响接收器的性能。
现有的低电压差分信号接收器的失效保护电路如图1所示，是采用无源方式实现的。该电路包括分别连接差分信号线A、B的两个上拉电阻R3、R4，以及与差分信号线A、B连接的与非门N1；低电压差分信号输入比较器OP，比较器OP的输出S1和与非门N1的输出C接至与非门N2，与非门N2的输出为Y。工作时，若输入端信号无效，典型情况是输入端悬空，则上拉电阻R3、R4把差分信号电压拉到电源电压VDD附近，从而使与非门N1的输出C为低电压，与非门N2的输出Y为高电平；若输入信号有效，则与非门N1的输出为高电平，与非门N2的输出Y就是比较器OP输出的信号S1。。
电磁干扰发生并被耦合到差分信号线A和B，并同时产生尖峰毛刺。如果A和B毛刺电压不同时高于N1的阈值电压VTH，如图2所示，在出现毛刺电压期间，N1判断A和B不同时为高电平，输出C电压为高电平。而同时比较器OP判别和比较两信号A和B的差值基本保持不变，输出维持原信号S1。C基本不影响改变S1，结果是N2输出Y保持不变。这就是失效保护电路的抗电磁干扰作用。
但是，如果耦合到差分信号线A和B上的毛刺电压同时高于N1的阈值电压VTH，如图3所示，在出现毛刺电压期间，虽然同时比较器OP判别和比较两信号A和B的差值基本保持不变，输出维持原信号S1，但N1判断A和B同时为高电平，输出C电压为低电平。由于C变化为低电平，与非门N2的输出Y不再与S1一致，而是Y＝S1·C，结果是Y输出由与相同于S1电平转为高电平。从这种情况看，失效保护电路受到耦合到差分信号线A和B毛刺电压同时高于N1的阈值电压这种情况下的电磁干扰的影响。
从上面的分析可以看出，图1所示的这种方式实现的失效保护电路在电磁干扰干扰比较强烈(瞬间噪声和脉冲被耦合到接收器输入端的两个电导上的产生的电压大于N1的阈值电压)情况下功能将会暂时失效。而在实际应用中这种方式的失效保护电路结构在通讯中可以在背板传输中使用。当背板使用的条件比较复杂，或者在电磁干扰比较严重的机房或机站环境中使用时，失效保护电路受到强烈的电磁干扰下，就有可能出现暂时功能失效情况，从而会引起整个通讯系统的故障。
发明内容
本发明所要解决就是在电磁干扰比较强烈情况下，现有的低电压差分信号接收器的失效保护电路会暂时失效的问题，而提出一种新的失效保护电路。
一种低电压差分信号接收器的失效保护电路，包括一个主比较器OP，上拉电阻R3和R4，与非门N1和N2，所述非门N1的两个输入端、主比较器OP的正负端与两个上拉电阻R3、R4的一端分别接低电压差分信号线A和B；两个上拉电阻R3、R4的一端接上拉电压VDD；所述保护电路还包括一个延时时间为T0的延时电路M和判断电路X；所述延时时间T0须大于一次电磁干扰的干扰时间而小于电路对失效保护允许的时间延迟；所述判断电路X当两个输入均为低电平时输出低电平，否则输出高电平；所述延时电路M的输入端接与非门N1的输出C，所述延时电路M的输出D和与非门N1的输出C接判断电路X的两个输入端；所述判断电路X的输出E与主比较器OP的输出S1分别接与非门N2的两个输入端；与非门N2的输出Y为失效保护电路的输出。
本发明提出的低电压差分信号接收器的失效保护电路采用延迟判断的方法，消除了强电磁干扰对接收电路的影响，有效地解决了现有技术中强电磁干扰将导致失效保护电路暂时失效的问题，从而提高了整个系统的可靠性。
图1是现有技术中失效保护电路的电路原理图；图2是现有的失效保护电路抗电磁干扰的波形图；图3是现有的失效保护电路在强电磁干扰下功能暂时失效的波形图；图4是本发明提出的失效保护电路的电路原理图；图5是本发明提出的电路在满足T0大于一次电磁干扰干扰的时间情况下的工作波形图；图6是本发明提出的电路在满足T0小于电路对失效保护允许的时间延迟下的工作波形图；图7是本发明提出的电路在强电磁干扰情况下的工作波形图。
具体实施例方式
下面结合附图和实施例对本发明作进一步的详细说明。
图1、图2和图3在背景技术中已经进行过说明。
图4是本发明提出的失效保护电路的电路原理图。如图4所示，本发明提出的失效保护电路包括一个主比较器OP，上拉电阻R3和R4，与非门N1和N2，所述非门N1的两个输入端、主比较器OP的正负端与两个上拉电阻R3、R4的一端分别接低电压差分信号线A和B；两个上拉电阻R3、R4的一端接上拉电压VDD；所述保护电路还包括一个延时时间为T0的延时电路M和判断电路X；延时时间T0的确定是必须满足两个条件(1)条件一T0大于一次电磁干扰的干扰时间，也就是说T0大于在电磁干扰干扰在LVDS输入信号A和B之间引起的毛刺的时间。
(2)条件二T0小于电路对失效保护允许的时间延迟，也就是说当失效保护条件发生时，失效保护电路及时起作用。
如果T0不能大于一次电磁干扰的干扰时间，延迟电路M不能有效把干扰信号延迟，会引起判断电路X误判，从而导致抗电磁干扰功能失效。如果T0不能小于电路对失效保护允许的时间延迟，当失效保护条件启动时，电路不能在失效保护允许的时间内启动失效保护功能，整个失效保护电路就会失效。
判断电路X接收从失效保护电路中N1门的输出信号C和从延时电路M输出的信号D，进行逻辑判断如果C和D同时为低，输出为低电平；如果C或D有一个是高电平，输出为高电平。
所述延时电路M的输入端接与非门N1的输出C，所述延时电路M的输出D与非门N1的输出C接判断电路X的两个输入端；所述判断电路X的输出E与主比较器OP的输出S1分别接与非门N2的两个输入端；与非门N2的输出Y为失效保护电路的输出。
图5是本发明提出的电路在满足T0大于一次电磁干扰干扰的时间情况下的工作波形图。如图5所示，当电磁干扰发生时，通过本发明的提出的电路，防止电磁干扰产生的电压毛刺通过失效保护电路通道传递到输出，从而防止电磁干扰影响接收器的输出结果。由于电磁干扰是高频信号，在输入信号A和B造成的电压毛刺要远远小于延时时间T0(如当电磁干扰造成的毛刺宽度约为20微秒到100微秒时，可以设定延时时间T0为200微秒)。按照前面条件设定好T0，就很好满足图5的E的状态不变。
图6是本发明提出的电路在满足T0小于电路对失效保护允许的时间延迟下的工作波形图。如图6所示，当接口电路满足失效保护条件，接收器应当自动启动失效保护，这时由于T0时间则需满足条件二，如图6中的E信号能及时转换到低电平，完成接收器的失效保护功能。
图7是本发明提出的电路在强电磁干扰情况下的工作波形图。如图7所示，在使用本发明提出的失效保护电路的接收器中，能在A和B毛刺电压同时高于N1的阈值电压情况下，对强电磁干扰产生抗干扰作用。C中由于强电磁干扰产生的低电压毛刺被本发明提出的失效保护电路滤掉，从而使得输出保持正常。
通过以上的详细介绍，可以清楚地看到，本发明提出的低电压差分信号接收器的失效保护电路可以有效地克服现有技术中强电磁干扰的问题。
权利要求
1.低电压差分信号接收器的失效保护电路，包括一个主比较器OP，上拉电阻R3和R4，与非门N1和N2，所述非门N1的两个输入端、主比较器OP的正负端与两个上拉电阻R3、R4的一端分别接低电压差分信号线A和B；两个上拉电阻R3、R4的一端接上拉电压VDD；其特征在于所述保护电路还包括一个延时时间为T0的延时电路M和判断电路X；所述延时时间T0须大于一次电磁干扰的干扰时间而小于电路对失效保护允许的时间延迟；所述判断电路X当两个输入均为低电平时输出低电平，否则输出高电平；所述延时电路M的输入端接与非门N1的输出C，所述延时电路M的输出D和与非门N1的输出C接判断电路X的两个输入端；所述判断电路X的输出E与主比较器OP的输出S1分别接与非门N2的两个输入端；与非门N2的输出Y为失效保护电路的输出。
全文摘要
本发明公开了一种低电压差分信号接收器的失效保护电路，除包括现有技术中的比较器OP和与非门N1、N2外，还包括一个延时时间为T0的延时电路M和判断电路X；延时时间T0须大于一次电磁干扰的干扰时间而小于电路对失效保护允许的时间延迟；判断电路X当两个输入均为低电平时输出低电平，否则输出高电平。延时电路M的输入端接与非门N1的输出，其输出和与非门N1的输出接判断电路X的两个输入端；判断电路X的输出与主比较器OP的输出分别接与非门N2的两个输入端；与非门N2的输出Y为失效保护电路的输出。本发明采用延迟判断的方法，解决了现有技术中强电磁干扰将导致失效保护电路暂时失效的问题，提高了整个系统的可靠性。
文档编号G12B17/02GK1728931SQ200410070679
公开日2006年2月1日 申请日期2004年7月29日 优先权日2004年7月29日
发明者陈学君 申请人:中兴通讯股份有限公司