专利名称：填充硅中过孔的悬浮液和方法
技术领域：
本发明涉及陶瓷衬底中的导电过孔。更具体地说，本发明涉及用热膨胀系数接近硅的导电材料填充硅中盲孔或通孔的悬浮液和方法。
背景技术：
集成电路的封装要求电气互连、热学控制、以及IC的机械完整性。可以使用多种电子封装。高端封装的两种普遍的形式是多层陶瓷(MLC)衬底和多层有机衬底。这两种封装技术各有利弊地用于大部分高端应用中。陶瓷封装的主要优点包括1)衬底与IC匹配的接近的热膨胀；2)辅助IC热耗散的良好热传导；以及3)允许复杂布线方案的高级集成。陶瓷封装的一些普遍的局限性与陶瓷的差的介电性质有关，例如相比于有机封装材料k值较高、以及由于与厚膜处理相关的局限性而造成的结构的更大特征尺寸。
有机封装技术改进了一些与陶瓷封装技术相关的局限性。有机封装的制造主要利用光致构图工艺，其可以制造相比于陶瓷对应部分小得多的布线特征。这允许增加的电路密度和更紧凑的设计。然而，有机封装相比于陶瓷衬底，通常具有更低的热传导率和高得多的热膨胀系数(CTE)。这些限制在处理中可能导致热引起的应力。因此，使用有机封装可能导致包括IC和衬底的组装模块的差的可靠性。
对于利用低k和超低k介质材料正在开发和制造的更新的芯片结构，热应力日益重要了。这些材料具有比在以前制造芯片中使用的过去的氧化物介质差的机械性质。另外，更新的封装技术需要增加的电路密度和改进的热学控制。
硅是用于复杂电子封装的理想选择。因为大部分集成电路由硅形成，芯片的热膨胀应该基本与衬底的热膨胀相等，从而基本消除芯片和衬底之间的热引起的应力。而且，很好地建立了在硅上制造高密度、铜基、单层或多层电路的工艺。
IC封装包括具有规模从非常微小变化到相当大的电路的多个布线级。功率分布以及从芯片封装到下一级(第二级)互连的电互连需要较大规模的布线级，所述下一级互连通常是电路板或卡。第二级互连的特征尺寸大约是100到1000微米。相关于这些硅中的大特征尺寸的处理问题涉及z轴互连或过孔的形成。通常通过如下步骤形成硅中的过孔光致构图，然后进行某种化学蚀刻，如反应离子蚀刻(RIE)。这些工艺一般形成大直径过孔，可以是盲孔或通孔。
除了或代替电化学电镀，通过气相沉积、化学气相沉积(CVD)或物理气相沉积(PVD)，进行过孔的金属化。关于这些金属化方案、尤其对于大直径过孔的主要问题是，沉积的过孔冶金(metallurgy)在邻近过孔周围的区域的硅中产生很高的应力。这些应力是硅和过孔冶金之间的热膨胀不匹配的结果。当过孔直径增加时，相关于金属化过孔的热应力导致邻近过孔的硅的破裂。从而，破裂驱动力(K)的大小正比于过孔的直径。这些破裂将在硅封装中导致电或机械故障或二者兼有。
本领域中需要研制这样一种方法，其中利用热膨胀系数接近硅的导电材料填充硅中的盲孔或通孔。而且，本领域的技术人员将优选表现较好的导电性的材料。因为在硅/导电材料界面处的大缝隙或空隙可能降低装置的机械完整性，所以还希望用导电材料完全填充过孔。对过孔的要求一般包括，小于0.3欧姆的电阻、无缝隙填充的低收缩、以及非常接近硅的热膨胀系数。
在1994年8月16日颁布给Aoude等人的、名为“PROCESS FORPRODUCING CERAMIC CIRCUIT STRCTURES HAVINGCONDUCTIVE VIAS”的美国专利5,337,475中，提出了用于在具有电路的陶瓷衬底中制造导电过孔的改进的过孔填充组合物。该组合物是陶瓷球和导电金属粒子的混合物。然而，该技术代表组合过孔的玻璃陶瓷共烧结(co-fire)应用。同样地，使用了生片以及包括粘合剂等的全浆组合物。在本发明中，因为被填充的过孔在致密硅中，所以不进行对衬底的共烧结。而且，本发明不需要烧结以实现全致密结构。将本发明烧结至全致密是不利地，因为由于在密化过孔中的玻璃浆时发生体积收缩，其最终导致形成大的空隙。最后，本发明公开了一种无粘合剂的浆，以避免粘合剂燃尽的问题。
考虑现有技术的问题和不足，因此，本发明的一个目的是，提供利用热膨胀系数接近硅的导电材料填充硅中的盲孔或通孔的材料和方法。
本发明的另一个目的是，提供利用可以消除硅/导电材料界面处的大缝隙或空隙的导电材料完全填充过孔的材料和方法。
本发明的再一个目的是，提供减少由于硅和过孔冶金之间的热膨胀不匹配造成的应力的材料。
本发明的其它目的和优点从说明书中将部分变得显而易见。
发明内容
本发明实现了对于本领域的技术人员显而易见的上述和其它目的，其中提供了填充硅衬底中的过孔的方法，所述方法包括提供具有多个过孔的硅衬底；用高固填充浆填充过孔，高固填充浆包括导体材料和低CTE添加剂材料；以及在密化金属但不密化低CTE添加剂材料的温度下烧结硅衬底和浆。该方法还包括，使所述浆具有在50-55体积％范围内的固体。可以用金属粉填充过孔。金属粉包括铜、银或金粉。可以在高固填充浆中添加溶剂和分散剂。该浆还可以包括大约大于50体积％的高固填充。优选地，该浆的悬浮液粘度为低于大约1000厘泊。该方法还包括，用包括导体、绝缘体或二者的混合物的低CTE添加剂填充过孔。低CTE添加剂材料可以包括玻璃。低CTE添加剂材料包括硅石、堇青石(corderite)、锂辉石、硼硅酸盐玻璃、多铝红柱石、β锂霞石、钨、硅铝酸镁或钼。该浆包括在20-80体积％范围内的低CTE添加剂材料。优选地，该浆包括50-75体积％范围内的低CTE添加剂材料。该浆包括在20-80体积％范围内的量的导体材料。优选地，导体材料在30-45体积％的范围内。该方法还包括流变地调节浆，以通过结合流变调节剂增加对过孔的填充。流变调节剂的结合在0.1体积％的量级。导体材料的烧结温度大约是100℃，低于低CTE添加剂材料的烧结温度。
第二方面，本发明提供了一种填充硅衬底中的空过孔的方法，该方法包括将衬底放入真空室中；在真空室中抽真空；用悬浮液淹没硅衬底的表面；升高真空室中的气压；擦除多余悬浮液材料；干燥硅衬底；以及烧结具有填充的过孔的衬底。悬浮液包括导电材料和低CTE添加剂材料。这样选择悬浮液，以使导电材料的烧结温度大约是100℃，低于低CTE添加剂材料的烧结温度。
第三方面，本发明提供了一种填充硅中的过孔的悬浮液，包括具有导电材料和低CTE添加剂材料的高固填充浆。悬浮液的一部分包括50-55体积％的量的固体。导电材料包括金属粉。金属粉包括铜、银或金粉。悬浮液还包括溶剂和分散剂。悬浮液包括大约大于50体积％的高固填充。悬浮液的粘度低于大约1000厘泊。低CTE添加剂包括导体、绝缘体或二者的混合物。低CTE添加剂材料包括硅石、堇青石、锂辉石、硼硅酸盐玻璃、多铝红柱石、β锂霞石、钨、硅铝酸镁或钼。悬浮液包括在20-80体积％范围内的低CTE添加剂材料，相应地包括在相反于20-80体积％范围内的量的导电材料。
在所附的权利要求书中给出了相信具有新颖性的本发明的特征以及本发明的基本特征。附图只是为了说明的目的，并没有按比例绘制。然而，通过参考结合附图的详细描述，将更好地理解同时作为结构和操作方法的本发明本身，其中所述附图为图1A是包含通孔和盲孔的硅衬底的剖面图；图1B是图1A中的衬底的剖面图，其中用导电材料和低CTE材料的粒子填充了过孔。
具体实施例方式
下面将参考图1A和1B描述本发明的优选实施例，其中相同的标号表示本发明的相同特征。
提出了能够多次集成有源和无源元件以及封装系统集成的低成本载体的产品。使用作为封装材料的硅晶片和常规的IC制造工艺来制造无源装置，包括x和y方向的布线。对于所述技术重要的是，形成z方向互连的过孔。提出的技术使用反应离子蚀刻，在硅中形成盲孔和通孔。
为实现上述理想封装特征，已经研制出新的金属化工艺和材料系统，用于金属化硅中的盲孔和通孔。本发明包括，形成相比于如铜、银或金的纯金属具有低热膨胀系数的组合物或悬浮液，并利用新研制的浆填充硅中的过孔。以最小体收缩烧结所述悬浮液，形成高度导电结构而不形成微观空隙。部分由于有机粘合剂的存在，所以可以在中性或还原环境中燃烧所述悬浮液。重要地是，因为在密致硅中填充了过孔，所以衬底材料不被共烧结。
提出的方案包括具有适于所述材料和环境的粘性的高固填充(high-solids loading)悬浮液。所述系统包括精细颗粒的铜粒子以及玻璃陶瓷介质粒子。该悬浮液从基于水溶液的系统中获得，其可以控制铜和玻璃粉的扩散特征。通过远低于1000厘泊的粘度，已实现了超过50体积％的高固填充。高固填充和低粘度使得易于填充小直径、高纵横比的过孔。所述小直径过孔在50微米或更小的量级。另外，由于高固填充，因为系统接近粒子堆积(packing)极限，而发生最小干燥收缩。另外，系统设计为使铜粒子可以实现优于玻璃(介质)材料的密化的全密度。这在玻璃的多孔网中形成铜的相连并导电的网。收缩在固定的过孔体积内达到了最小化。所得到的是烧结的微结构，其中没有大缝隙，并与硅表面齐平。保持空隙体积作为玻璃内的精细互联网。
优选的导电浆是一种组合物，包括，作为导电部分的金属粉或如铜、银、金等的金属粉的混合物，以及具有低热膨胀系数的添加剂以降低该浆的总CTE。低CTE添加剂可以是导体、绝缘体或二者的混合物。然而，相比于低CTE绝缘体，大部分导电材料具有相对高的CTE。因此为了实现显著降低组合CTE，例如铜的良导体与低CTE的绝缘部分的混合物将得到具有良好的电性质和比纯金属低很多的CTE的组合材料。通过少量添加小于0.1％的流变(rheology)调节物和粘性调节物，可以流变地调节该浆以改进对各种纵横比的盲孔的填充，所述流变调节物例如但是不限于如DAXAD、DARVAN等的分散剂，所述粘性调节物如聚乙烯醇、甲基纤维素或乙基纤维素。
优选的浆在导电部分的量相对于低CTE部分的量方面必须是最优化的。该最优化可以实现良好的导电性能，并具有低热膨胀系数。优选地，导体粒子量的范围是20到80体积％，更优选为30到45体积％。对于低CTE部分，已经发现硅铝酸镁玻璃在20到80体积％的范围、优选为50到75体积％的范围、更优选为55到70体积％的范围加入浆时，是有效的添加剂。上述体积百分数只基于固体含量，如导体和低CTE粒子，不包括其它浆成分，如溶剂或分散剂。其它可用的低CTE添加剂包括硅石、堇青石、锂辉石、硼硅酸盐玻璃、多铝红柱石、β锂霞石、钨或钼。
为了实现对过孔的完全填充，浆系统将包含高固填充。当增加悬浮液的固态填充时，大大减少了在除去溶剂中发生的干燥收缩的量。当固态填充高于50体积％，干燥收缩的量通常非常低。因此，需要具有相当低的悬浮液粘度的高固填充，以实现上述特定悬浮液的完全过孔填充。为了满足这些要求，同时使用基于水溶液和非水溶液的悬浮液。利用粘度低于1000厘泊的悬浮液实现高于50体积％的悬浮液的固态填充。在下面的表I中列出了一些优选的悬浮液。
表I高于50体积％的悬浮液固态填充
利用简单的真空填充工艺使用上述优选的浆填充盲孔或通孔。可以将硅封装放入真空室中，利用常规的机械泵抽成真空。在真空下，使用优选的悬浮液淹没包含空过孔的硅封装的表面。优选的悬浮液通过毛细作用填充过孔。然后将气压缓慢升到外界压力，在这个过程中将附加的悬浮物推入过孔结构。简单地从表面上擦除多余的材料。然后通过常规的方法干燥填充的过孔。
图1A是包括通孔1和盲孔2的硅衬底3的剖面图。经过如图1B所示的浆填充，在通孔4和盲孔5中都填充了如Cu、Ag、Au等的导电材料和低CTE材料的粒子。
干燥后，然后用导电金属粒子和低CTE玻璃粒子等的混合物填充过孔。不经过另外的处理，该材料实际上是绝缘体。然后烧结该填充的过孔，以使金属导电粒子熔合到一起，并形成金属的连续网。这样形成了良导体。然而，为了避免填充的过孔的体收缩，这样选择烧结温度，以使金属粒子完全烧结到一起，而低CTE粒子保持未烧结。因为大部分过孔填充了低CTE材料，在烧结过程中，金属导体经受密化，而低CTE部分保持初始的结构和尺寸。通常，上述混合物经受小于5％的最小体积收缩。这保证了在烧结中不会在过孔内或过孔到硅的界面上形成大的缝隙或破裂。通过仔细挑选金属导体和低CTE部分的类型、量以及粒子尺寸获得所述烧结过程。通过适当地选择粒子尺寸和粒子尺寸的分布，可以控制烧结温度和粒子堆积密度，并因此控制最终的电导率。减少导体的粒子尺寸降低了导体的烧结温度，并提高了烧结后导体部分的连接性。另外，如果导体的粒子尺寸使导体粒子可以填入低CTE粒子之间的间隔，则可以获得改进的封装密度。这通常发生在当导体粒子尺寸近似为低CTE部分的粒子尺寸的十分之一时。理想地是，这样选择金属导体，使其在远低于低CTE部分的密化的起始温度下开始烧结。试验数据表面，金属导体和低CTE部分之间起始烧结温度相差100℃，就足以成为金属导体在低CTE材料的多孔网中形成连续网的处理窗口。金属网将具有良好的电导率，其量级大小低于全致密纯导体，但是仍足以提供需要的系统电阻率。
虽然已经结合特定的优选实施例详细描述了本发明，很明显，根据上述描述，很多替换、修改和变化对于本领域的技术人员将是显而易见的。因此，认为所附权利要求书包括落入本发明的真实范围和精神的任意替换、修改和变化。
权利要求
1.一种在硅衬底中填充过孔的方法，所述方法包括提供具有多个过孔的硅衬底；用高固填充浆填充所述过孔，所述高固填充浆包括导体材料和低CTE添加剂材料；以及在密化所述金属但不密化所述低CTE添加剂材料的温度下烧结所述硅衬底和浆。
2.根据权利要求1的方法，还包括使所述浆具有50到55体积％范围内的固体。
3.根据权利要求1的方法，包括用金属粉填充所述过孔。
4.根据权利要求3的方法，其中所述金属粉包括铜、银或金粉。
5.根据权利要求1的方法，还包括在所述高固填充浆中添加溶剂和分散剂。
6.根据权利要求1的方法，其中所述浆包括大约大于50体积％的高固填充。
7.根据权利要求1的方法，其中所述浆的悬浮液粘度低于大约1000厘泊。
8.根据权利要求1的方法，包括用包括导体、绝缘体或二者的混合物的所述低CTE添加剂填充。
9.根据权利要求1的方法，其中所述低CTE添加剂材料包括玻璃。
10.根据权利要求1的方法，其中所述低CTE添加剂材料包括硅石、堇青石、锂辉石、硼硅酸盐玻璃、多铝红柱石、β锂霞石、钨、硅铝酸镁或钼。
11.根据权利要求1的方法，其中所述浆包括在20-80体积％范围内的低CTE添加剂材料。
12.根据权利要求11的方法，其中所述浆包括在50-75体积％范围内的低CTE添加剂材料。
13.根据权利要求11的方法，其中所述浆包括在20-80体积％范围内的量的所述导体材料。
14.根据权利要求13的方法，其中所述导体材料在30-45体积％的范围内。
15.根据权利要求1的方法，还包括流变地调节所述浆，以通过结合流变调节剂改进对所述过孔的所述填充。
16.根据权利要求15的方法，包括通过以0.1体积％的量级添加流变调节剂，流变地调节所述浆。
17.根据权利要求1的方法，其中所述导体材料的所述烧结温度大约是100℃，低于所述低CTE添加剂材料的烧结温度。
18.一种在硅衬底中填充空过孔的方法，所述方法包括将所述衬底放入真空室中；在所述真空室中抽真空；用悬浮液淹没所述硅衬底的表面；升高所述真空室中的气压；擦除多余悬浮液材料；干燥所述硅衬底；以及烧结具有填充的过孔的所述衬底。
19.根据权利要求18的方法，其中所述悬浮液包括导电材料和低CTE添加剂材料。
20.根据权利要求19的方法，包括这样选择所述悬浮液，以使所述导电材料的烧结温度大约是100℃，低于所述低CTE添加剂材料的烧结温度。
21.一种用于填充硅中过孔的悬浮液，包括高固填充浆，所述高固填充浆包括导电材料和低CTE添加剂材料。
22.根据权利要求21的悬浮液，其中所述悬浮液的一部分包括50-55体积％的量的固体。
23.根据权利要求21的悬浮液，其中所述导电材料包括金属粉。
24.根据权利要求23的悬浮液，其中所述金属粉包括铜、银或金粉。
25.根据权利要求21的悬浮液，其中所述悬浮液包括溶剂和分散剂。
26.根据权利要求21的悬浮液，其中所述悬浮液包括大约大于50体积％的高固填充。
27.根据权利要求21的悬浮液，其中所述悬浮液的粘度低于大约1000厘泊。
28.根据权利要求21的悬浮液，其中所述低CTE添加剂包括导体、绝缘体或二者的混合物。
29.根据权利要求21的悬浮液，其中所述低CTE添加剂材料包括硅石、堇青石、锂辉石、硼硅酸盐玻璃、多铝红柱石、β锂霞石、钨、硅铝酸镁或钼。
30.根据权利要求21的悬浮液，其中所述悬浮液包括在20-80体积％范围内的所述低CTE添加剂材料，相应地包括在相反于20-80体积％范围内的量的所述导电材料。
全文摘要
本发明提供了用于金属化硅中盲孔或通孔的金属化工艺和材料系统，包括形成相比于例如铜、银或金的纯金属，热膨胀系数较低的组合物或悬浮液，以及用所述浆或悬浮液填充硅中的过孔。以最小体收缩烧结悬浮液，形成高度导电结构而不形成微观空隙。所选的悬浮液保持接近于硅的热膨胀系数。
文档编号H05K3/40GK1645560SQ20051000002
公开日2005年7月27日 申请日期2005年1月4日 优先权日2004年1月5日
发明者J·A·卡塞伊, B·R·松德勒夫 申请人:国际商业机器公司