专利名称：用于穿通硅通路的完整空隙填充的制作方法
技术领域：
本发明总体涉及半导体结构，更具体地，涉及具有用于穿通娃通路(ThroughSilicon Via，下文称为TSV)的完整空隙填充的方法和结构。
背景技术：
电子设备的设计者被迫使提高容量，通常为每单位体积可得到的性能。这种迫使促进了诸如堆叠封装的技术的采用，其中在每个封装体中将两个或者更多芯片(IC)以一个在另一个之上的方式堆叠，即垂直堆叠，并且一个芯片的面叠置在另一个芯片的面上。一种制造堆叠封装体的方式是通过晶片级处理，其中两个或者更多晶片以这种方式堆叠，每个晶片在其至少一个面上具有金属接合焊盘，并且一个晶片的接合焊盘与相邻 的堆叠晶片的接合焊盘相对。穿通硅通路(TSV)提供了堆叠封装体中电互连的一种形式。TSV可形成为在与接合焊盘间隔开的位置延伸穿过堆叠晶片，以在每个晶片的半导体器件之间提供晶片到晶片的电互连。接下来，堆叠晶片被接合到封装元件，例如载体或者封装体基板，并且然后被切割成独立的封装体，每个封装体包含多个垂直堆叠的芯片。这种形成堆叠封装体的工艺的一个顾虑在于，在每个堆叠封装体中相邻芯片的面之间的界面区域中，间隙可作为开路存在于金属接合焊盘和TSV之间。间隙可增加电迁移和各种其它效果的可能性，这会对堆叠封装体的长期可靠性和失效率产生影响。希望提供一种解决上述关于间隙的顾虑的方法和结构。
发明内容
根据本发明的一个方面，提供一种形成通孔的方法，所述通孔延伸穿过第一晶片和结合到第一晶片的第二晶片。第一晶片可具有面以及暴露于面的金属特征。第二晶片可具有与第一晶片的面相对的面。暴露于第二晶片的面的金属特征与第一晶片的金属特征接合。所述方法可包括蚀刻孔，所述孔延伸穿过第一晶片，直至部分地暴露第二晶片的面。所述孔可具有沿着垂直方向延伸的第一壁，并且所述孔可具有从第一壁到暴露第二晶片的面的内部开口向内倾斜的第二壁。将粒子引导到孔中，以溅射第一晶片和第二晶片的至少之一的材料。被溅射材料可沉积在相邻于孔的第一晶片和第二晶片的暴露相对面的至少之一上。可继续蚀刻，以延伸第一壁完全穿过第一晶片、界面间隙并进入第二晶片中。孔的壁可从第一晶片穿过被溅射材料并进入第二晶片中而连续地延伸。根据本发明的另一个方面，提供一种形成导电通路的方法，所述导电通路延伸穿过第一晶片和结合到第一晶片的第二晶片。第一晶片可具有面以及暴露于面的金属特征。第二晶片可具有与第一晶片的面相对的面。暴露于第二晶片的面的金属特征与第一晶片的金属特征接合。所述方法可包括蚀刻孔，所述孔延伸穿过第一晶片，直至部分地暴露第二晶片的面。所述孔可具有沿着垂直方向延伸的第一壁，并且所述孔可具有从第一壁到暴露第二晶片的面的内部开口向内倾斜的第二壁。将粒子引导到孔中，以溅射第一晶片和第二晶片的至少之一的材料。被溅射材料可沉积在相邻于孔的第一晶片和第二晶片的暴露相对面的至少之一上。然后，可继续蚀刻，以延伸第一壁完全穿过第一晶片、界面间隙并进入第二晶片中。孔的壁可从第一晶片穿过被溅射材料并进入第二晶片中而连续地延伸。导电材料可沉积在孔中，以形成导电通路。根据本发明的另一个方面，提供一种堆叠半导体芯片组件，其可包括第一半导体芯片，具有第一面和暴露于第一面的电介质材料。金属特征可暴露于第一面并且从电介质材料突出。半导体芯片组件可包括第二半导体芯片，其具有第二面和暴露于第二面的电介质材料。金属特征可暴露于第二面并且从电介质材料突出。第二面与第一面相对。第二半导体芯片的金属特征可与第一半导体芯片的金属特征接合。第一半导体芯片和第二半导体芯片可包括导电通路，导电通路在第一半导体芯片和第二半导体芯片之中延伸。导电通路可与接合的金属特征间隔开并且延伸穿过暴露于第一面和第二面中每个的电介质材料之间的空间。壁可至少部分地占据相邻于导电通路的空间。壁可在暴露于第一面和第二面中每个的电介质材料之间延伸。壁可阻碍导电通路和金属特征之间的导电材料的移动。根据本发明的一个方面，提供一种堆叠半导体晶片组件，其包括第一半导体晶片，其具有第一面和暴露于第一面的电介质材料。金属特征可暴露于第一面并且从电介质材料突出。所述半导体晶片组件可包括第二半导体晶片，其具有第二面和暴露于第二面的电介质材料。金属特征可暴露于第二面并且从电介质材料突出。第二面与第一面相对。第二晶片的金属特征与第一晶片的金属特征接合。第一晶片和第二晶片可包括导电通路，导电通路在第一晶片和第二晶片之中延伸。导电通路可与接合的金属特征间隔开并且可延伸穿过暴露于第一面和第二面中每个的电介质材料之间的空间。壁可至少部分地占据相邻于导电通路的空间。壁可在暴露于第一面和第二面中每个的电介质材料之间延伸。壁可阻碍导电通路和金属特征之间的导电材料的移动。
视为本发明的主题在说明书结尾处的权利要求书中被特别地指明和清楚地要求。结合附图提供下面的详细说明，在附图中图I为根据本发明的实施例在制造半导体组件的一个阶段中具有多芯片或者多晶片结构的半导体组件100的截面图；图2为示出图I之后的制造半导体组件中的一个阶段的截面图；图3为示出图2之后的制造半导体组件中的一个阶段的截面图；图4为示出图3之后的制造半导体组件中的一个阶段的截面图；图5A为示出图4之后的制造半导体组件中的一个阶段的截面图；图5B为对应于图5A所示的截面图的局部平面图；以及图6为示出根据本发明的实施例的包含多个芯片的堆叠单元组件的剖面透视图。
具体实施例方式如本说明书中所采用的，“导电结构”被“暴露于”电介质结构的表面的描述表明导电结构可用于与理论点(theoretical point)的接触,该理论点从电介质结构的外部朝向 电介质结构的表面沿着垂直于电介质结构的表面的方向移动。因此，暴露于电介质结构的表面的金属线或者其它导电结构的表面可从这样的表面突出；可与这样的表面齐平；或者可相对于这样的表面凹陷并且通过电介质中的孔或者凹槽而暴露。此外，如这里所采用的，“垂直”、“上”、“下”、“之上”和“之下”以及其它类似的词汇
表达附图中所述的相对于其它特征的相对位置。例如，第一结构的表面位于第二结构的表面“之上”的描述表明第一结构的表面上的至少一点位于从第二结构的表面垂直地离开的位置，不论表面的相对位置是否符合重力参照系(gravitational frame of reference)。图I为具有多芯片或者多晶片结构的堆叠组件100的图示。在所示的实施例中，提供了侧视图，其中第一晶片110和第二晶片150以一个在另一个之上的方式堆叠，如图所示。晶片110和150彼此结合。例如，如图I所示，堆叠组件100包括具有面112(8卩，主表面)的第一晶片110和暴露于这个表面的金属特征115。第二晶片150具有与第一晶片的面112相对(confronting)的面114 (即，主表面)和暴露于面114的金属特征155。在每个晶片上,金属特征可在暴露于晶片的面112、114的电介质材料之上且远离该电介质材料突出。第二晶片的金属特征155可与第一晶片110的金属特征115接合。在获得的组件中，接合的金属特征190可至少机械地接合两个晶片110和150，并且保持每个晶片上的特征之间的所需对准。在一个实例中，接合的金属特征190可包括铜焊盘，其在热和压力之下通过直接铜与铜键合而接合，或 者可选地，通过各种其它工艺而接合，其中金属焊盘(例如，主要由铜构成的焊盘)被接合，并且其中该工艺可以包括或者可以不包括在焊盘的界面处采用不同的接合金属。相同类型的金属特征165、175可用于将晶片150与第三晶片170接合。根据需要，第四晶片或者附加晶片(未示出)可采用暴露于面(例如，面122或者晶片170的远面(remote face)(未示出))上的附加金属接合焊盘(未示出)而接合在堆叠组件100中。图I所示的工艺的一个结果是间隙195可存在于晶片110、150的相邻相对面112、114之间的界面区域中。根据本发明的实施例可解决上述顾虑。在此根据实施例的方法中，可蚀刻孔，其穿过第一晶片110向下延伸，直至在第一晶片Iio和第二晶片150的相对面之间部分地暴露间隙。这个孔具有第一壁和第二壁，第一壁沿着垂直方向延伸，而第二壁从第一壁到暴露界面间隙的内部开口向内倾斜。接下来，可执行溅射工艺，以移走第一壁与内部开口之间暴露于孔中的第一晶片的材料，即通过将具有足够质量和速度的粒子导向孔中。被溅射材料的至少某些部分沉积在第一晶片和第二晶片的暴露相对表面112、114的至少之一上。以这种方式，被溅射材料可至少部分地填充间隙，并且可在接合的金属特征190和孔之间形成阻隔物。可继续进行蚀刻，以将第一壁延伸为完全穿过第一晶片、穿过被填充间隙的一部分以及进入或者穿过第二晶片，从而使孔的壁从第一晶片穿过被填充间隙并进入第二晶片而连续地延伸。这里将参照附图进一步详细地讨论这种方法。图2为示出多晶片组件100的截面图，诸如参照图I讨论的。为了易于说明，从视图中省去了堆叠组件的第三晶片和可能的附加晶片。第一半导体晶片110结合到第二半导体晶片150，并且在图2中示出接合的金属特征190。如图所示，界面间隙(下文简称为间隙)设置在晶片的面112、114之间。图2示出沿着组件100的垂直方向上延伸的TSV的形成过程中的一个步骤。在此第一步骤中，孔200可形成为其沿着穿过第一晶片110的方向上延伸，直至第二晶片的面114部分地暴露于第一晶片110和第二晶片150的相对面112、114之间。在一个实施例中，孔200具有第一壁210和第二壁215，第一壁210沿着垂直方向212延伸，而第二壁215从第一壁到部分地暴露第二晶片150的面114和界面间隙195的内部开口 192向内倾斜。各种方法可用于形成孔，举例而言，例如反应离子蚀刻、激光烧蚀或钻孔、或者机械钻孔等。在特定实施例中，采用反应离子蚀刻(RIE)。蚀刻可执行为形成孔200，孔200延伸穿过第一晶片110，直至部分地暴露第二晶片150的面114，并且暴露第一和第二晶片的面112、114之间的间隙195。孔的倾斜的第二壁215限定了悬突部220，在悬突部220处，孔200中的第一晶片110的材料叠置在第二晶片150的面114之上。间隙195的位于悬突部220下面的部分限定了腔体225。图3示出处理的后续阶段，其中采用溅射工艺以将粒子引导到孔200中，以从第一或第二晶片的至少之一移走材料，这些材料然后被沉积在晶片之间的腔体225或者间隙195中。在一个实施例中，当采用RIE来蚀刻孔200时，工艺的参数可改变，以从RIE转换为硅溅射工艺来沉积材料至间隙195中。
如图3所示，箭头300表示溅射的方向。通过孔200将粒子引导到第二晶片150的面114上。然后，被溅射材料(例如电介质材料或者硅或者二者)可从第二晶片150的表面114沿着箭头304的方向被移走。被溅射材料可沉积在腔体225和间隙195中，如图所示。如图4所示，被溅射材料400可占据腔体225中相邻于孔的空间，从而被溅射材料可完全围绕孔200。随后，工艺参数可从溅射转换回到RIE，以继续蚀刻来形成孔500，孔500延伸进入或者穿过第二晶片150。RIE可用于继续向下蚀刻孔进入第二晶片150中。这个工艺包括孔中悬突物220的去除(图4)，以形成孔500，孔500可具有连续或几乎连续的壁510，如图5A所示。在形成孔500之后，可沿着其壁510形成绝缘涂层，之后可提供导电结构，例如金属衬层或者填料，以形成TSV。如图5B中提供的平面图可见，被溅射材料400可形成完全围绕孔的壁510的阻隔物。被溅射材料400可提供有效的阻隔物，以避免在孔500中的导电材料和堆叠组件的接合金属特征190之间的导电材料的电迁移或者其它可能的移动或传输。因此，当在孔500中提供导电结构(例如金属衬层或者填料)以形成TSV时，被溅射材料400可有助于避免导电材料沿着远离或朝着接合金属特征190的方向移动。图6示出处理中的一个阶段，其中TSV电连接到晶片的芯片的导电接触件，并且堆叠组件可被切割成独立的堆叠单元625。如图6所示，单元625可包含通过接合金属特征190而组装在一起的堆叠芯片601、602。堆叠单元可包含多个TSV，诸如TSV600。芯片的电互连可例如通过TSV600和金属图案612、622来提供，金属图案612、622将TSV与接触件610,620电连接，且分别提供在芯片的面614、624上。尽管根据本发明的特定优选实施例描述了本发明，但是本领域的技术人员将理解，在不脱离本发明的真正范围和精神的情况下，可对本发明进行许多修改和提高，其不仅限于下面所附的权利要求书。工业实用性本发明具有在半导体器件的制造和封装过程中的用途。
权利要求
1.一种形成通孔的方法，所述通孔延伸穿过第一晶片和结合到所述第一晶片的第二晶片，所述第一晶片具有面以及暴露于所述面的金属特征，所述第二晶片具有面以及暴露于所述第二晶片的所述面的金属特征，所述第二晶片的所述面与所述第一晶片的所述面相对，所述第二晶片的所述金属特征与所述第一晶片的所述金属特征接合，所述方法包括 a)蚀刻孔(200)，所述孔(200)延伸穿过所述第一晶片(110)，直至部分地暴露所述第二晶片(150)的所述面(114)，所述孔具有沿着垂直方向(212)延伸的第一壁(210)，所述孔具有从所述第一壁到暴露所述第二晶片的所述面的内部开口(192)向内倾斜的第二壁(215)； b)将粒子引导到所述孔中，以溅射所述第一晶片和所述第二晶片的至少之一的材料，被溅射材料(400)沉积在相邻于所述孔的所述第一晶片和所述第二晶片的暴露的相对面(112，114)的至少之一上；以及 c)继续蚀刻所述孔，以延伸所述第一壁完全穿过所述第一晶片、界面间隙(195)并进入所述第二晶片中，使得所述孔的壁从所述第一晶片穿过所述被溅射材料并进入所述第二晶片中而连续地延伸。
2.根据权利要求I所述的方法，其中所述第一壁限定所述孔的第一直径，并且所述内部开口限定所述孔的第二直径，所述第二直径小于所述第一直径。
3.根据权利要求2所述的方法，其中当所述孔部分地在步骤a)中时，所述第二壁至少部分地悬置于所述间隙之上。
4.根据权利要求I所述的方法，其中所述悬置区域用于将溅射材料引导到所述间隙中。
5.根据权利要求I所述的方法，其中步骤b)包括溅射暴露于所述第二壁的半导体材料，其中所述被溅射材料沉积在所述第一晶片和所述第二晶片的相对面之间的所述间隙中。
6.根据权利要求I所述的方法，其中步骤a)和c)执行为使所述壁沿着连续的垂直方向延伸，所述连续的垂直方向垂直于由所述第一晶片的暴露面限定的平面。
7.根据权利要求I所述的方法，其中所述步骤a)和c)包括反应离子蚀刻(RIE)。
8.根据权利要求I所述的方法，其中步骤b)包括形成所述被溅射材料的壁(510)，所述壁完全围绕所述孔的内部体积。
9.根据权利要求11所述的方法，其中所述步骤b)包括硅溅射。
10.根据权利要求I所述的方法，其中步骤b)包括改变所述反应离子蚀刻的参数，以转换为硅溅射。
11.一种形成导电通路的方法，所述导电通路延伸穿过第一晶片和结合到所述第一晶片的第二晶片，所述第一晶片具有面以及暴露于所述面的金属特征，所述第二晶片具有面以及暴露于所述第二晶片的所述面的金属特征，所述第二晶片的所述面与所述第一晶片的所述面相对，所述第二晶片的所述金属特征与所述第一晶片的所述金属特征接合，所述方法包括 a)蚀刻孔(200)，所述孔(200)延伸穿过所述第一晶片(110)，直至部分地暴露所述第二晶片(150)的所述面(114)，所述孔具有沿着垂直方向(212)延伸的第一壁(210)，所述孔具有从所述第一壁到暴露所述第二晶片的所述面的内部开口(192)向内倾斜的第二壁(215)； b)将粒子引导到所述孔中，以溅射所述第一晶片和所述第二晶片的至少之一的材料，被溅射材料(400)沉积在相邻于所述孔的所述第一晶片和所述第二晶片的暴露的相对面(112，114)的至少之一上；以及 c)继续蚀刻所述孔，以延伸所述第一壁完全穿过所述第一晶片、界面间隙(195)并进入所述第二晶片中，使得所述孔的壁从所述第一晶片穿过所述被溅射材料并进入所述第二晶片中而连续地延伸；以及 d)在所述孔中沉积导电材料，以形成导电通路(600)。
12.根据权利要求11所述的方法，其中所述第一晶片和所述第二晶片中的每个包括多个芯片，所述多个芯片在每个晶片的切割线处连接在一起，其中所述方法还包括在形成所述通路之后，e)沿着所述切割线将结合的晶片切割成独立的堆叠单元(625)，每个单元包含所述第一晶片(601)的第一芯片和所述第二晶片(602)的第二芯片以及延伸穿过所述第一芯片和所述第二芯片的通路。
13.根据权利要求11所述的方法，还包括在沉积所述导电材料之前，在所述孔的壁上形成绝缘层。
14.根据权利要求13所述的方法，其中形成所述绝缘层的步骤包括沉积绝缘材料。
15.根据权利要求11所述的方法，其中三个或者更多晶片结合在一起，并且步骤a)至步骤c)使所述孔形成为在结合的晶片的每个之中延伸。
16.一种堆叠半导体芯片组件，包括 第一半导体芯片(110),具有第一面(112)、暴露于所述第一面的电介质材料以及暴露于所述第一面并且从所述电介质材料突出的金属特征(115); 第二半导体芯片(150)，具有第二面(114)、暴露于所述第二面的电介质材料以及暴露于所述第二面并且从所述电介质材料突出的金属特征(155)，所述第二面与所述第一面相对，并且所述第二半导体芯片的所述金属特征与所述第一半导体芯片的所述金属特征接合，所述第一半导体芯片和所述第二半导体芯片包括导电通路，所述导电通路在所述第一半导体芯片和所述第二半导体芯片之中延伸，所述导电通路与接合的金属特征(190)间隔开并且延伸穿过暴露于所述第一面和所述第二面中每个的所述电介质材料之间的空间；以及 壁，至少部分地占据相邻于所述导电通路的所述空间并且在暴露于所述第一面和所述第二面中每个的所述电介质材料之间延伸，所述壁阻碍所述导电通路和所述金属特征之间的导电材料的移动。
17.根据权利要求16所述的半导体芯片组件，其中所述通路设置在孔中，所述孔连续地延伸穿过所述第一半导体芯片和所述第二半导体芯片以及所述第一面与所述第二面之间的所述空间，所述壁在所述通路周围连续地延伸。
18.根据权利要求17所述的半导体芯片组件，其中所述壁包括在暴露于所述第一面和所述第二面中每个的所述电介质材料之间连续地延伸的半导体材料。
19.根据权利要求16所述的半导体芯片组件，其中接合的金属特征主要由铜构成。
20.根据权利要求17所述的半导体芯片组件，还包括衬于所述孔和所述壁的绝缘层。
21.根据权利要求20所述的半导体芯片组件，其中所述第一半导体芯片和所述第二半导体芯片主要由半导体材料构成,并且所述壁主要由半导体材料构成。
22.根据权利要求21所述的半导体芯片组件，其中所述第一半导体芯片还包括远离所述第一面的第四表面，所述半导体芯片组件还包括至少一个第三半导体芯片，所述第三半导体芯片具有与所述第一半导体芯片的第四面并列的第三面，所述第四面远离所述第一半导体芯片的所述第一面，其中所述导电通路延伸穿过所述第三微电子元件。
23.—种堆叠半导体晶片组件，包括 第一半导体晶片(110),具有第一面(112)、暴露于所述第一面的电介质材料以及暴露于所述第一面并且从所述电介质材料突出的金属特征(115); 第二半导体晶片(150),具有第二面(114)、暴露于所述第二面的电介质材料以及暴露于所述第二面并且从所述电介质材料突出的金属特征(155)，所述第二面与所述第一面相对，并且所述第二晶片的所述金属特征与所述第一晶片的所述金属特征接合，所述第一晶片和所述第二晶片包括导电通路，所述导电通路在所述第一晶片和所述第二晶片之中延伸，所述导电通路与接合的金属特征(190)间隔开并且延伸穿过暴露于所述第一面和所述第二面中每个的所述电介质材料之间的空间；以及 壁，至少部分地占据相邻于所述导电通路的所述空间并且在暴露于所述第一面和所述第二面中每个的所述电介质材料之间延伸，所述壁阻碍所述导电通路和所述金属特征之间的导电材料的移动。
24.根据权利要求23所述的晶片组件，其中所述通路设置在孔中，所述孔连续地延伸穿过所述第一晶片和所述第二晶片以及所述第一面与所述第二面之间的所述空间，其中所述壁在所述通路周围连续地延伸。
25.根据权利要求23所述的晶片组件，其中所述壁包括在暴露于所述第一面和所述第二面中每个的所述电介质材料之间连续地延伸的半导体材料。
全文摘要
提供了一种微电子组件和形成延伸穿过第一和第二晶片的通孔的方法。第一和第二晶片具有相对面和位于所述面上的金属特征，所述金属特征接合在一起以组装晶片。可蚀刻孔以穿过第一晶片，直至在相对面之间的间隙暴露。所述孔可具有第一壁和第二壁，第二壁从第一壁到暴露间隙的开口向内倾斜。然后，在孔中暴露的第一或第二晶片的材料可被溅射，以在相对面之间形成壁。所述孔可被蚀刻为使第一壁延伸穿过第一晶片，从而孔的壁从第一晶片连续地延伸到第二晶片中。接下来，可形成导电的穿通硅通路。
文档编号H01L23/48GK102714189SQ201180006609
公开日2012年10月3日 申请日期2011年1月17日 优先权日2010年1月21日
发明者K.S.佩特拉卡, M.G.法鲁克, R.P.沃兰特 申请人:国际商业机器公司