专利名称：制造重掺杂半导体晶圆的工艺，及无位错、重掺杂半导体晶圆的制作方法
技术领域：
本发明涉及一种用于制造重掺杂半导体晶圆的工艺，在该工艺中至少使用两种掺杂物来用于掺杂。本发明还涉及一种无位错(dislocation-free)、重掺杂半导体晶圆。
背景技术：
需要低电阻率的重掺杂半导体衬底，例如，用于功率器件的制造。在常规工艺中，总是将一种特定的元素作为掺杂剂引入半导体晶圆内，以减小衬底电阻(例如硼、磷、砷、锑掺入硅内；用于重掺杂硅的典型掺杂剂浓度大于1e18/cm3)。这通常是通过在晶体生长之前或晶体生长期间将掺杂剂添加到熔体内，或通过将掺杂剂扩散到半导体晶圆内来完成，所述半导体晶圆是从已经生长的单晶分离出来的。
半导体材料中的掺杂剂的扩散系数是非常重要的。由于通常是在高温下进行外延层的沉积和半导体晶圆的加工，所以掺杂剂可以从衬底扩散到外延层内。因此，如果使用具有高扩散系数的掺杂剂，那么衬底和外延层之间的变化范围比在使用具有低扩散系数的掺杂剂时宽。这种现象的结果是当使用扩散系数高至材料性能会完全转变的这样一种掺杂剂时，需要更厚的外延层。在半导体元件的工业化生产中，这种情况会导致更高的生产成本。高扩散系数的掺杂剂的另一个缺点是来自于已知的外延层沉积期间的自动掺杂现象。假如这种现象发生，所述掺杂剂经由气相离开衬底进入外延层，并且无意地改变了其电阻率。因此，在半导体材料内优选使用具有低扩散系数的掺杂剂。
然而，制造单晶时使用大量掺杂剂会有各种相关问题，这些问题限制了可以得到的最低衬底电阻熔体内的高掺杂浓度能够导致熔体内掺杂剂的沉淀和取代性过度冷却(substitutional supercooling)，在这两种情况下，都会阻止单结晶的生长。而且，大量个别掺杂剂可以从熔体中蒸发出去，这将增加掺杂剂的所需的量，并导致令人讨厌的毒性化合物的形成。高掺杂浓度的进一步的问题是在高于某一浓度时，引入到所述半导体材料的一些掺杂剂原子可能会变得电气性静止。例如，如果用砷对硅进行重掺杂，以至电阻率下降到约5mOhmcm以下，那么这种情况就会发生(Quick Reference Manual for SiliconIntegrated Circuit Technology；W.E.Beadle，J.C.C.Tsai & R.D.Plummer；John Wiley & Sons，New York，Chichester，Brisane；pp.2-70，1985))。由于上述影响，只有降至某一最低电阻时，无位错的晶体生长才成为可能，掺杂剂的极限浓度是由晶体生长所采用的加工程序和掺杂剂类型所决定的。
发明内容
本发明提供一种可以得到无位错半导体晶圆的工艺，该无位错半导体晶圆的电阻率已经降至迄今为止仅用一种特定的掺杂剂所无法达到的范围。本发明还提供一种工艺，该工艺能够制造具有确定掺杂(n-型或p-型)并且性能得到改善的无位错半导体晶圆，或者能够简化具有低电阻率的无位错半导体晶圆的生产。
本发明的主题是一种用于制造重掺杂半导体晶圆的工艺，在该工艺中至少使用两种掺杂剂来用于掺杂，其中所述掺杂剂是电气性活跃的并且属于元素周期系统中的同一族。
本发明的主题还是一种没有位错并且用至少两种掺杂剂来掺杂的半导体晶圆，其中所述掺杂剂是电气性活跃的并且属于元素周期系统中的同一族。
该半导体晶圆优选是由硅或锗或硅和锗的混合物所组成并且具有0.0005至0.1Ohmcm的电阻率，优选为0.0005至0.005Ohmcm，特别优选为0.0005至0.002Ohmcm。
根据本发明使用相同类型的掺杂剂的适当组合，使得能够在简化的工艺条件下制造材料性能得到改善的半导体衬底。在目前环境下，如果掺杂剂属于元素周期系统的同一族，那么它们被视作同一类型。尽管现有技术已经介绍了一些工艺，在这些工艺中同样使用至少两种不同的掺杂剂来完成掺杂，但这些工艺与本发明的基本差异在于这些工艺的部分目的是实现不同的效果，并且未曾提及采用两种电气性活跃的且来自元素周期系统同一族的掺杂剂来进行掺杂。在本发明的上下文中，“电气性活跃的掺杂剂”一词是指这样一种掺杂剂，由于其电子构型的特征，该掺杂剂具有大量与半导体材料不同的自由电子。根据本发明所述的工艺不包括例如在美国专利US 5,553,566中进行了介绍的采用锗作为第二掺杂剂对掺磷的硅进行的辅助掺杂(Co-doping)，这是因为锗与硅相比被认为是电中性的。
尽管美国专利US 6,013,129介绍了重掺杂硅的生产，其采用两种掺杂剂的组合以便取得尽可能高的电导率(“金属性硅”)，在该工艺中电荷载流子，即，空穴和电子的总数总是通过将属于第III族元素(p-型，电施主磷、砷、锑)的掺杂剂和属于第V族元素(n-型，受主硼、铝、镓)的掺杂剂加以组合来达到最大的，同时另外也保证一个元素高于硅而另一个元素低于硅。该工艺的一个缺点是掺杂剂的不同类型意味着所述电荷载流子获得部分补偿，因此需要特别大量的掺杂剂以便允许制造重掺杂半导体晶圆。总而言之，该工艺不适于制造纯n-型或p-型衬底。
根据本发明，掺杂使用了同一类型的两种掺杂剂。相应地，与仅仅使用一种掺杂剂来取得相同的电阻率的情况相比，每一种掺杂剂只需要很少的量。进一步的一个优点是较低的掺杂剂浓度意味着在制造单晶期间总是数量较少的一种掺杂剂离开熔体。此外，每一种个别的掺杂剂的较少量也减低了每种掺杂剂的电气性静止的比例。因此，掺杂剂所需的总量可以进一步降低，从而导致生产成本的降低。适当选择掺杂剂的量允许把个别掺杂剂的浓度减少到这样一种程度，即不会发生熔体的取代性过度冷却，以及在使用其他相同条件的情况下，使具有较高掺杂水平的单晶的无位错生长成为可能。
适当选择掺杂剂和掺杂剂的量还允许取得衬底与沉积在其上的外延层之间更加清晰的变化轮廓。由于扩散系数不同，外延层与衬底之间的变化轮廓，对应于采用不同掺杂剂掺杂所得到的某些掺杂水平，分别具有不同的典型宽度。掺杂剂的适当组合允许在掺杂程度(即，衬底电阻)相同的情况下减小变化轮廓的宽度，使得能够使用较薄的层，并因此在制造工艺中实现成本的节约。
半导体晶圆的制造包括本领域技术人员所熟悉的步骤，从生长单晶开始，例如通过使用柴氏长晶法从熔体中提拉单晶或通过浮区(float zone)法使单晶结晶。该熔体最好由硅组成，如果合适，也可以由锗或这两种半导体材料的混合物组成。这些掺杂剂优选被添加入到熔体内，而不要通过扩散被引入到已经从所述单晶中分离出来的所述半导体晶圆内。所述已经从单晶分离出来的半导体晶圆至少受到一种(同样标准)成形方法的处理，诸如精研(lapping)、研磨或抛光，并且优选在主面上具有至少一层外延层，该外延层的电阻率通常与所述重掺杂的衬底晶圆不同。还优选把由电子元件所组成的结构应用到所述衬底晶圆的主面上或该外延层上。
用于p-型掺杂的掺杂剂优选属于元素周期系统的第III族，而用于n-型掺杂的掺杂剂优选属于元素周期系统的第V族。特别优选使用掺杂剂的组合，这种组合包括元素磷和锑、元素砷和锑、元素磷和砷、元素锑和氮、元素砷和氮或元素磷和氮。
如果有元素硼、磷或砷存在，则所述掺杂剂的浓度优选大于1×1018cm-3，如果有锑存在，则优选大于1×1017cm-3。特别优选，在有元素硼、磷或砷存在的情况下，所述掺杂剂的浓度大于1×1019cm-3，以及在有锑存在的情况下大于1×1018cm-3。还特别优选使用掺杂剂的组合，以使所有掺杂剂浓度的总和大于3×1019cm-3。
优选这样的n-型掺杂，其中所述掺杂剂中的一种是锑，并且所述半导体晶圆的电阻率为0.005Ohmcm或更低。同样优选这样的n-型掺杂，其中所述掺杂剂中的一种是砷，并且所述半导体晶圆的电阻率为0.002Ohmcm或更低。同样特别优选这样的P-型掺杂，其中所述半导体晶圆的电阻率为0.05Ohmcm或更低。
附图介绍下面将参考附图对本发明进行更加详细的介绍。
图1使用了一个实施例来说明通过采用同类型的两种掺杂剂进行掺杂，能够制造无位错半导体晶圆，其电阻率比仅用所述两种掺杂剂中的一种进行掺杂时得到的晶圆的电阻率要低。
图2示出在掺杂水平(两种掺杂剂的浓度之和)总是相同的情况下，对于具有不同扩散系数的两种掺杂剂A和B的各种组合，在从重掺杂衬底到未掺杂外延沉积层的变化部分的掺杂剂原子的浓度分布。
实施例直径超过150mm并且以砷作为掺杂剂的无位错重掺杂半导体晶圆，其电阻率仅仅能够降低到0.002Ohmcm左右。在砷浓度较高的情况下，在使用常规柴氏长晶法工艺制造单晶期间会有位错形成。相反，如果使用砷和磷进行辅助掺杂，则能够在甚至不形成位错的情况下取得极低的电阻率。
图2示出在掺杂水平(零点位于界面处并且具有标准化的浓度)总是相同的情况下，对于具有不同扩散系数的两种掺杂剂A和B的各种组合，在从重掺杂衬底到未掺杂外延沉积层的变化部分的掺杂剂原子的浓度分布。然而，对于通过使用已知工艺能够取得的最高掺杂水平范围，变化轮廓较宽，这是因为电气性静止的掺杂剂复合物的出现意味着需要个别掺杂剂更大的量。根据本发明采用另外一种电气性活跃的元素进行辅助掺杂可以减小为达到某一电阻值所需要的掺杂剂浓度的总和。同时，减小了扩散出去的掺杂剂总量，并且更为清晰的变化轮廓成为可能。
权利要求
1.一种用于制造重掺杂半导体晶圆的工艺，在该工艺中，至少使用两种掺杂剂来用于掺杂，其中所述掺杂剂是电气性活跃的并且属于元素周期系统的同一族。
2.如权利要求1所述的工艺，其中，用来制造半导体晶圆的半导体材料是硅或锗或硅和锗的混合物，并且用于p-型掺杂的掺杂剂属于第III族，而用于n-型掺杂的掺杂剂属于第V族。
3.如权利要求1或2所述的工艺，其中，使用了掺杂剂的组合，所述组合包含元素磷和锑。
4.如权利要求1或2所述的工艺，其中，使用了掺杂剂的组合，所述组合包含元素砷和锑。
5.如权利要求1或2所述的工艺，其中，使用了掺杂剂的组合，所述组合包含元素磷和砷。
6.如权利要求1或2所述的工艺，其中，使用了掺杂剂的组合，所述组合包含元素锑和氮。
7.如权利要求1或2所述的工艺，其中，使用了掺杂剂的组合，所述组合包含元素砷和氮。
8.如权利要求1或2所述的工艺，其中，使用了掺杂剂的组合，所述组合包含元素磷和氮。
9.如权利要求1至8其中一项所述的工艺，其中，如果有元素硼、磷或砷存在，则掺杂剂浓度大于1×1018cm-3，以及如果存在锑，则掺杂剂浓度大于1×1017cm-3。
10.如权利要求1至9其中一项所述的工艺，其中，在所述半导体晶圆的主面上至少沉积一层外延层。
11.一种没有位错并且用至少两种掺杂剂来掺杂的半导体晶圆，其中，所述掺杂剂是电气性活跃的，并且属于元素周期系统的同一族。
12.如权利要求11所述的半导体晶圆，所述半导体晶圆具有至少一层沉积在所述半导体晶圆主面上的外延层。
13.如权利要求11或12所述的半导体晶圆，所述半导体晶圆由硅或锗或硅和锗的混合物所组成，并且其中用于p-型掺杂的掺杂剂属于第III族，而用于n-型掺杂的掺杂剂属于第V族。
14.如权利要求11至13其中一项所述的半导体晶圆，所述半导体晶圆具有一种n-型掺杂，其中所述掺杂剂中的一种是锑，并且所述半导体晶圆具有0.005Ohmcm或更低的电阻率。
15.如权利要求11至14其中一项所述的半导体晶圆，所述半导体晶圆具有一种n-型掺杂，其中所述掺杂剂中的一种是砷，并且所述半导体晶圆具有0.002Ohmcm或更低的电阻率。
16.如权利要求11至13其中一项所述的半导体晶圆，所述半导体晶圆具有一种p-型掺杂，其中所述半导体晶圆具有0.05Ohmcm或更低的电阻率。
17.如权利要求11至16其中一项所述的半导体晶圆，所述半导体晶圆具有由电子元件所形成的结构。
全文摘要
本发明涉及一种用于制造重掺杂半导体晶圆的工艺，在该工艺中，掺杂使用至少两种电气性活跃的并且属于元素周期系统同一族的掺杂剂。本发明还涉及一种无位错并且用至少两种掺杂剂掺杂的半导体晶圆，所述掺杂剂是电气性活跃的并且属于元素周期系统的同一族。
文档编号C30B29/08GK1649092SQ20051000683
公开日2005年8月3日 申请日期2005年1月28日 优先权日2004年1月29日
发明者鲁珀特·克劳特鲍尔, 埃里希·格迈尔鲍尔, 罗伯特·沃布赫纳, 马丁·韦伯 申请人:硅电子股份公司