专利名称：多层印刷电路板的制作方法
技术领域：
本发明是涉及一种多层印刷电路板；提议一种关于即使是安装了高频的IC芯片、特别在3GHz或3GHz以上的高频区域的IC芯片也不发生错误动作或错误等而能够提高电特性或可靠性的多层印刷电路板。
背景技术：
在构成IC芯片用的封装的积层(build-up)式的多层印刷电路板，在形成通孔的芯基板的两面或单面，形成层间绝缘树脂，通过激光或光蚀刻而对于层间导通用的层间导通用孔，来进行开口，形成层间树脂绝缘层。在该层间导通用孔内壁和层间树脂绝缘层上，通过电镀等而形成导体层，经过蚀刻等形成图案，制作出导体电路。此外，通过反复地形成层间绝缘层和导体层而得到积层式多层印刷电路板。配合于需要，通过在表层，形成锡铅凸块、外部端子(PGA/BGA等)，而成为能够安装IC芯片的基板或封装基板。IC芯片是通过进行C4(覆晶)安装而进行IC芯片和基板间的电连接。
作为积层式(build-up)式多层印刷电路板的先前技术是有日本特开平6-260756号公报、日本特开平6-275959号公报等。它们都在用填充树脂来填充了通孔的芯基板上形成连接盘(land)，在其两面上形成具有层间导通用孔的层间绝缘层，通过添加法而施行导体层，通过连接于连接盘而得到形成高密度化、微细配线的多层印刷电路板。
但是，随着IC芯片高频化，其错误动作或错误的发生频率变高。特别是在频率超过3GHz时，其程度增大。在超过5GHz时，有时会完全无法动作。因此，在具备将该IC芯片作为CPU的电脑，不能进行应该发挥功能的动作、例如图像识别、开关切换、向外部传送数据等的所要求的功能或动作。
在分别对这些IC芯片、基板进行无损检查或分解时，在IC芯片、基板本身不发生短路或开路等问题，在安装频率小(特别是不到1GHz)的IC芯片时，不发生错误动作或错误。
本发明人为了解决上述课题，提出如日本特愿2002-233775号中所记载的、使芯基板上的导体层的厚度大于层间绝缘层上的导体层的厚度。但是，在上述发明中，在制作具有微细配线图案的芯基板时，使得配线图案间的绝缘间隔变窄，成为绝缘可靠性差的印刷电路板。
发明内容
本发明是为了解决上述课题而完成的，其目的在于提出一种可以构成高频区域的IC芯片、特别是即使超过3GHz也不发生错误动作或错误的印刷基板或封装基板的多层印刷电路板。
此外，其目的是提供一种绝缘可靠性和连接可靠性高的多层印刷电路板。
本发明人为实现上述目的而全心地进行了研究，其结果想到以以下所示内容为要旨构成的发明。即，本发明的第1技术方案的一种多层印刷电路板，在芯基板上形成层间绝缘层和导体层，通过层间导通用孔被进行电连接，其特征在于，芯基板的导体层的厚度大于层间绝缘层上的导体层的厚度，所述芯基板上的导体层的侧面成为锥形状，设连结该导体层的侧面的上端和下端的直线与芯基板的水平面间的夹角度为Θ时，所述Θ满足2.8＜tanΘ＜55的关系式。
本发明的第2技术方案是一种多层印刷电路板，在芯基板上形成层间绝缘层和导体层，通过层间导通用孔被进行电连接，其特征在于，所述芯基板是在表背面具有导体层并且在内层具有厚导体层的3层或3层以上的多层芯基板，所述芯基板的内层的导体层和表背面的导体层中的、至少1层是电源层用导体层或接地用导体层。
此外，也可以是设在连结内层的导体层侧面的上端和下端的直线与芯基板的水平面间所成的角度为Θ时，所述Θ满足2.8＜tanΘ＜55的关系式。
作为第1效果是可以通过使芯基板的电源层的导体层变厚而增加芯基板的强度，由此即使是芯基板本身变薄，也能够通过基板本身，来缓和弯曲或发生的应力。
作为第2效果是可以通过使得导体层变厚而增加导体本身的体积。可以通过增加其体积而降低在导体的电阻。因此，不妨碍流动的信号线等的电传送等。因此，传送的信号等不会产生损失。这是通过仅使成为芯部分的基板变厚而达到其效果的。厚导体层最好是配置在芯基板的内层。形成于芯基板上的层间绝缘层或层间绝缘层上的导体层变得平坦。此外，互感减少。
作为第3效果是可以通过使用导体层作为电源层而提高电源对于IC芯片的供给能力。此外，可以通过使用导体层作为接地层而降低重叠于供向IC芯片的信号及电源的噪音。其根据是在第2效果所述的导体电阻的降低不妨碍电源的供给。因此，可以在该多层印刷基板上安装了IC芯片时，降低IC芯片～基板～电源为止的回路电感。因此，初始动作的电源不足变小，所以，不容易引起电源不足，因此即使安装了高频区域的IC芯片，也不会引起初始启动的错误动作或错误等。
作为第4效果是由于芯基板的导体层的侧面为锥形状，在连结该导体层的侧面的上端和下端的直线与芯基板的水平面间所成的角度(以下、有时仅称为导体层的侧面的角度)为Θ时，所述Θ满足2.8＜tanΘ＜55的关系式，因此，可以同时实现微细化和防止电源不足、高速传送信号。由于tanΘ＞2.8，因此，即使是使导体层的上端间接近地进行配置，也可以确保导体层的下端间的间隔。由此，成为高密度且高绝缘可靠性的印刷电路板。此外，由于电位相反的通孔和芯基板的内层导体可以相接近地进行配置，因此，减少了电感。由此，成为容易防止电源不足的多层印刷电路板。作为使两者接近的方法可以是不具有后面叙述的虚设连接盘的通孔。另一方面，由于tanΘ＜55，因此，导体层的侧壁不是直角。因此，为了进行阻抗匹配，不需要使信号用通孔(与IC信号电路电连接的通孔)的导体厚度或直径变薄或变小。其结果，能够降低信号用通孔的导体电阻，因此，有利于高速信号传送。此外，导体层的侧面为锥形状时，也可以同时防止电源不足和信号恶化。由于成为锥形状，可以在贯通多层芯的信号用通孔处，减小信号的衰减，所以不容易引起信号恶化。而且，由于导体层的侧面的角度大于等于规定的角度，可以降低导体电阻，从而能够抑制电源不足。此外，在是多层芯时，在设表背面的导体层侧面的角度为Θ1、设内层的导体层侧面的角度为Θ2时，最好是Θ1＞Θ2。在芯基板上形成由层间绝缘层和导体层所构成的积层(build-up)层，是由于在积层层的信号线容易进行阻抗匹配。在Θ1小的锥形上形成有积层层的信号线时，是因为该信号线下的层间绝缘层厚度呈不同的区域变多的缘故。此外，由于不能使通孔间距变窄，因此，无法减小电感。
本发明人为实现上述目的而全心地进行研究，其结果是想到以以下所示内容为要旨构成的发明。即，本发明的一种多层印刷电路板，在芯基板上形成有层间绝缘层和导体层，通过层间导通用孔进行电连接，其特征在于，芯基板的电源用或接地用的导体层的厚度和的至少一厚度和大于层间绝缘层上的导体层的厚度。
即，将芯基板作为多层芯基板，不是仅使芯基板的表背面的导体层的厚度变厚，在于使各导体层的厚度的和变厚。在是多层芯基板时，分别添加了芯基板的表背面的导体层和内层的导体层的厚度的厚度是有助于对IC的电源供给或使其稳定化的厚度。在该情况下，表背面的导体层和内层的导体层是具有电连接，并且，适用于在通过2个或2个以上部位的电连接时。即，可以通过多层化，增大多层芯基板的各导体层的厚度的和，使用芯的导体层作为电源用的导体层，从而提高电源对IC芯片的供给能力。此外，可以通过将芯的导体层作为接地层使用，从而降低重叠于供向IC芯片的信号及电源上的噪音，可以稳定地向IC供给电源。因此，在该多层印刷基板上安装了IC芯片时，可以降低IC芯片～基板～电源为止的回路电感。因此，初始动作的电源不足变小，所以不容易引起电源不足，即使安装了高频区域的IC芯片，也不会引起初始启动的错误动作或错误等。此外，由于降低了噪音，所以不会引起错误动作或错误。
此外，通过做成多层芯基板，可在确保多层芯基板的导体层的厚度和的状态下，使多层芯基板的各导体层的厚度变薄。即，由此，即使形成微细的布线图案，也能够确实地确保布线图案间的绝缘间隔，因此，也能够提供高绝缘可靠性的印刷电路板。
作为其他效果，可以通过增加芯基板的电源用或接地用的导体层的厚度而增加芯基板的强度，由此，即使芯基板本身变薄，也能够通过基板本身来缓和弯曲或发生的应力。
此外，在经过IC芯片～基板～电容器或电源层～电源而向IC芯片供给电源的情况下，也产生同样的效果。可以降低所述回路电感。因此，对电容器或电介质层的电源供给不造成损失。本来IC芯片是瞬间消耗电力而进行复杂的运算处理或动作。通过由电源层向IC芯片的电力供给，即使是安装了高频区域的IC芯片，对于初始动作的电源不足(称为发生电压下降的状况)，不安装大量的电容器，就可以进行电源的供给。本来由于使用高频区域的IC芯片而发生初始动作时的电源不足(电压下降)，但若是以往的IC芯片，用通过被供给的电容器或电介质层的容量就足够。
特别被用作为芯基板的电源层的导体层的厚度大于形成于芯基板的单面或两面上的层间绝缘层上的导体层的厚度时，可以最大限度地发挥所述3种效果。该状态下的层间绝缘层上的导体层是所谓积层印刷电路板的积层部的层间绝缘层上的导体层(如果是本发明的话，则是图27中的58、158)。
芯基板的电源层可以配置于基板的表面、背面、内层的内的至少1层或者多层。在内层的状态下，可以形成涵盖于2层或2层以上的多层化。可以使残留层成为接地层。基本上，如果芯基板的电源层的和比层间绝缘层的导体层厚的话，则具有其效果。最好将电源用的导体层和接地用的导体层交替地进行配置而用以改善电特性。
但是，最好形成于内层。形成于内层时，在IC芯片和外部端或电容器的中间配置电源层。由此，双方的距离变得均一，妨碍原因变少，可抑制电源不足。
此外，本发明的一种多层印刷电路板，在芯基板上形成层间绝缘层和导体层，通过层间导通用孔被进行电连接，其特征在于，设芯基板上的导体层的厚度为α1、设层间绝缘层上的导体层的厚度为α2，并且α2＜α1≤40α2。
在α1≤α2时，对电源不足完全没有效果。即，换句话说，相对于初始动作时发生的电压下降，不能明确抑制其下降度。
对超过α1＞40α2的状态也进行了讨论时，由于基板厚度变厚，因此布线长度变长，电压下降量变大。即，可以理解为是本发明效果的临界点。即使是大于等于这样的厚度，也无法期望电气效果的提高。此外，在超过该厚度时，在芯基板的表层形成有导体层的状态下，形成用以与芯基板进行连接的连接盘等发生困难。此外，在形成上层的层间绝缘层时，凹凸变大，在层间绝缘层产生起伏，因此有时会无法对阻抗进行匹配。但是，即使是在该范围(α1＞40α2)中，也有不发生问题的时候。
导体层的厚度α1更理想是1.2α2≤α1≤40α2。确认到如果是该范围中，则不发生通过由电源不足(电压下降)而导致的IC芯片的错误动作或错误等。
该情况下的芯基板是指使用浸渗了玻璃环氧树脂等的芯材的树脂基板、陶瓷基板、金属基板、复合树脂、陶瓷和金属而使用的复合芯基板、在这些树脂基板、陶瓷基板、金属基板、复合芯基板的内层设有导体层的基板、形成有3层或3层以上的多层化的导体层的多层芯基板等。
为了增加电源层的导体厚度，可以使用这样的方法所形成的印刷电路板，即在埋入金属的基板上一般地通过进行电镀、溅镀等而形成导体层的印刷电路板的方法。
如果是多层芯基板时，所述α1是分别增加了芯基板的表层的导体层和内层的导体层中的、电源用的导体层而得到的厚度来作为芯基板的电源用导体层的厚度。在该情况下，表层的导体层和内层的导体层电连接，并且，适用于在2个或2个以上的部位的电连接时。即，即使进行多层化，其本质是使芯基板的导体层的厚度增大，效果本身并无任何变化。此外，如果是焊盘、连接盘程度的面积，则其面积的导体层的厚度不成为增加的厚度。该情况下，可以是由3层(表层+内层)构成的芯基板。也可以3层或3层以上的多层芯基板。
可以配合需要而使用在芯基板的内层埋入电容器或电介质层、电阻等零件所形成的电子零件收纳芯基板。
此外，最好是在使芯基板的内层的导体层变厚时，在IC芯片的正下方配置该导体层。通过将其配置于IC芯片的正下方，从而可以使IC芯片和电源层间的距离为最短，由此，能够更加降低回路电感。从而可更加效率良好地进行电源供给，消除电压不足。在此时，也最好是设芯基板的电源用的导体层的厚度和为α1、设层间绝缘层上的导体层的厚度为α2，并且α2＜α1≤40α2。
此外，如果是通过用相同厚度的材料所形成的、且被层叠的多层印刷电路板的话，则将作为印刷基板中的导体层具有电源层的层或基板定义为芯基板。
此外，多层芯基板在其内层具有相对厚的导体层，在其表层具有相对薄的导体层，最好内层的导体层主要是电源层用的导体层或接地用的导体层。(所谓相对厚、相对薄是比较于全部导体层的厚度而具有该倾向的情况，在该情况下，表示内层在与其他导体层时相比时相对较厚，表层则与其相反。)但是，可以使用表层的导体层作为电源用或接地用的导体层，也可以将一面作为电源用导体层、将另一面作为接地用导体层使用。
即，通过在内层侧配置厚导体层，从而即使任意地改变其厚度，也可以形成树脂层以覆盖其内层的导体层，因此可得到作为芯的平坦性。所以，在层间绝缘层的导体层不会产生起伏。即使是在多层芯基板的表层配置薄导体层，作为芯的导体层也能够以与内层导体层相加的厚度来确保其充分的导体层的厚度。可以通过使用这些来作为电源层用导体层或接地用导体层，从而可改善多层印刷电路板电特性。
使芯基板内层的导体层的厚度大于层间绝缘层上的导体层的厚度。由此，即使在多层芯基板的表面配置薄导体层，通过与内层的厚导体层相加，从而作为芯的导体层可确保其充分的厚度。即，即使供给大容量的电源，也能够毫无问题地进行启动，从而不会引起错误动作或动作不良。在此时，也最好设芯基板的电源用的导体层的厚度和为α1、设层间绝缘层上的导体层的厚度为α2，并且α2＜α1≤40α2。
此外，本发明的一种多层印刷电路板，在芯基板上形成层间绝缘层和导体层，通过层间导通用孔被进行电连接，其特征在于，设多层芯基板的接地用导体层厚度和为α3、设层间绝缘层上的导体层的厚度为α2时，α3和α2满足α2＜α3≤40α2。通过使其处于该范围，可降低重叠在供向IC芯片的信号电源上的噪音。此外，能够稳定地进行对IC的电源供给。此外，使其位于1.2α1＜α3≤40α2的范围时，其效果增加。
也最好将多层芯基板形成为这样的状态内层的导体层相对地使导体层的厚度变厚，并且作为电源层而使用，表层的导体层形成为夹着内层的导体层，并且作为信号线而使用。通过该构造可谋求所述的电源强化。
此外，由于通过在芯基板内，在导体层和导体层的间配置信号线而能够形成微带构造，因此，能够降低电感、得到阻抗匹配。因此，也可以使电特性稳定化。此外，使表层的导体层相对变薄成为更加理想的构造。芯基板可以使通孔间距≤600μm。
多层芯基板最好是这样构成在电绝缘的金属板的两面上隔着树脂层而形成内层的导体层，并在该内层的导体层的外侧隔着树脂层而形成表面的导体层。通过在中央部配置电绝缘的金属板，从而可确保足够的机械强度。此外，通过在金属板的两面上隔着树脂层而形成内层的导体层，并在该内层的导体层的外侧隔着树脂层而形成表面的导体层，从而在金属板的两面具有对称性，在热循环等中，防止发生弯曲、起伏。
多层芯基板可以这样形成在36合金或42合金等的低热膨胀系数的金属板的两面隔着绝缘层而形成内层的导体层，并在该内层的导体层的外侧隔着绝缘层而形成表面的导体层。通过在中央部配置电绝缘的金属板，可使多层印刷电路板的X-Y方向的热膨胀系数接近IC的热膨胀系数，从而提高在IC和多层印刷电路板的连接部的树脂层的局部热循环性。此外，通过在金属板的两面上隔着绝缘层形成内层的导体层，并在该内层的导体层的外侧隔着绝缘层而形成表面的导体层，从而在金属板的两面具有对称性，在热循环等中，防止发生弯曲、起伏。
图22在纵轴表示IC芯片的电压，在横轴表示时间经过。图22是以安装了1GHz或1GHz以上的高频IC芯片的不具备电源供给用电容器的印刷电路板作为模型的。线A是表示1GHz的IC芯片的电压随时间变化的线，线B是表示3GHz的IC芯片的电压随时间变化的线。在该图中，表示在进行同时开关时，发生的多次电压下降中的第3次的电压下降。该随时间变化在开始启动IC芯片时，瞬间需要大量的电源。该电源供给不足时电压下降(X点、X’点)。然后，由于供给的电源逐渐地充足，因此消除了电压下降。但是，在电压下降了时，容易引起IC芯片的错误动作或错误。即，是由于电源的供给不足而造成的IC芯片功能无法充分地发挥及不启动、从而引起问题。该电源不足(电压下降)是随着IC芯片的频率增加而变大。因此，为了消除电压下降，要花费时间，为进行所希望的功能、启动，结果产生了时滞。
为了弥补所述的电源不足(电压下降)，通过连接外部的电容器，放出该电容器内所储存的电源，从而可使电源不足或电压下降变小。
在图23中，以具备电容器的印刷基板作为模型。线C是表示安装小电容的电容器，1GHz的IC芯片的电压随时间变化的线。与未安装电容器的线A相比，电压下降的程度变小。此外，线D表示的是与线C所进行的相比安装更大容量的电容器，与线C同样表示其随时间变化。此外，即使与线C比较，其电压下降的程度变小。由此，所希望的IC芯片也能够发挥功能及进行启动。但是，如图22所示，使IC芯片成为更高的高频区域，需要更多的电容器容量，因此必须设定电容器所安装的区域，所以不容易确保电压，无法提高动作及功能，并且，也难于进行高密度化。
设芯基板的电源用的导体层的厚度和为α1、设层间绝缘层上的导体层的厚度为α2，改变α1/α2时的电压下降的状态表示于图24中的图表。在图24中，线C是表示安装小电容量的电容器、1GHz的IC芯片在α1＝α2的电压随时间变化的线。此外，线F是表示安装小电容的电容器、1GHz的IC芯片在α1＝1.5α2的电压随时间变化的线，线E是表示安装小电容的电容器、1GHz的IC芯片在α1＝2.0α2的电压随时间变化的线。随着芯的导体层的厚度和变厚而使得电源不足或电压下降减少。因此，可以说IC芯片的功能、动作的问题的发生变少。通过使芯基板的电源用的导体层的厚度和变厚而增加了导体层的体积。体积增加时，降低导体电阻，从而被传送的电源的电压、电流的损失消失。由此，在IC芯片～电源间的传送损失变小，可进行电源的供给，从而不会引起错误动作或错误等。在该情况下，特别是由电源用的导体层的厚度和所引起原因变大，通过使芯基板的电源用的导体层的厚度和大于层间绝缘层上的导体层的厚度，而达到其效果。
此外得知不仅是在使形成于芯基板的单面或双面的表层上的电源用的导体层变厚时，即使是在内层形成有导体层的3层或3层以上的芯基板时，也产生同样的效果。即，具有使电源不足或电压下降变小的效果。此外，在是多层芯基板时，无论在芯基板的全部层的电源用的导体层厚度大于层间绝缘层上的导体层厚度时，还是在芯基板的全部层的电源用的导体层厚度小于或等于层间绝缘层上的导体层厚度时，只要是将全部层的电源用的导体层厚度相加起来而得到的厚度总和比层间绝缘层上的导体层厚度大时，就能达到其效果。该情况不存在各个导体层的面积差异。即，在几乎相同的面积比的状态下，达到其效果。例如在2层的导体层中，一层的整个层(beta)的大面积，与此相对，在另一层是层间导通用孔及其连接盘程度的情况下，抵销了另一层的导体层的效果。
此外，即使是在芯基板内内设有电容器或电介质层、电阻等的电子零件的基板，也表示出显著的效果。可以通过内设而缩短IC芯片和电容器或电介质层间的距离。因此，可以降低回路电感。能够使得电源不足或电压下降变小。例如即使在内设有电容器或电介质层的芯基板中，也可以通过使芯基板的电源用的导体层厚度大于层间绝缘层上的导体层厚度，从而减少主电源和内设的电容器或电介质层的电源间的两者的导体电阻，因此能够降低传送损失，更加发挥内设有电容器的基板的效果。
虽然芯基板的材料是以树脂基板而进行验证的，但知道即使是陶瓷、金属芯基板也达到同样的效果。此外，虽然导体层的材质是以由铜所构成的金属而进行，但无法确认用其他金属会抵销效果而增加错误动作或错误的发生，因此，认为在芯基板的材料不同或者是形成导体层的材质不同，对其效果没有影响。更加希望的是芯基板的导体层和层间绝缘层的导体层是通过由相同金属形成。电特性、热膨胀系数等特性或物性并无改变，由此产生本发明的效果。
通过本发明可以降低在IC芯片～基板～电源的导体上的电阻，降低传送损失。由此传送的信号或电源可发挥所希望的能力。由此，由于使IC芯片的功能、动作等正常地进行动作，因此不会发生错误动作或错误。能够降低在IC芯片～基板～接地的导体上的电阻，可以减轻重叠在信号线、电源线上的噪音，防止错误动作或错误。
此外，还得知通过本发明而使发生于IC芯片的初始启动时的电源不足(电压下降)的程度变小；得知即使安装高频区域的IC芯片、特别是3GHz或3GHz以上的IC芯片，也可以毫无问题地进行启动。因此，也可以提高电特性或电连接性。
接着，可以通过使芯基板多层化，增大导体层的厚度和，从而可制得具有良好的绝缘可靠性的印刷电路板。
此外，与以往的印刷电路板相比，可使在印刷基板的电路内的电阻变小。因此，即使进行施加偏压、并在高温高湿度下所进行的可靠性试验(高温高湿度偏压试验)，也使得破坏时间变长，所以，可提高可靠性。
此外，由于使电源用的导体层的电阻变低，因此，即使流动多量的电，也可抑制其发热。接地层也是同样。由于该点也难以发生错误动作，使IC安装后的印刷电路板的可靠性变高。
此外，最好芯基板的导体层的侧面成为锥形状(如图27(B)所示的直线状锥形或如图27(C)所示的R面状锥形)，设连结该导体层的侧面的上端和下端的直线与芯基板的水平面间所成的角度为Θ时，使用如图27(A)所示的多层芯基板的多层印刷电路板作为例子，如图27(B)、图27(C)所示，设连结芯基板的内层的导体层16E的侧面的上端和下端的直线与芯基板所成的角度为Θ时，Θ最好满足关系式2.8＜tanΘ＜55。16P也是同样。如此通过形成导体层，即使形成厚度较大的导体层，也不降低可靠性。此外，也难以发生由信号延迟或信号强度不足等造成的IC的错误动作。tanΘ变小时，导体层体积减少，从而容易发生对IC的电源供给延迟。另一方面，tanΘ变大时，信号强度在通孔处容易恶化。以内层的导体层较厚且为4层芯作为例子来说明信号强度恶化的理由。注意贯通多层芯的信号用通孔(与IC信号电路电连接的通孔)。如图31所示，信号用通孔从上面开始，贯通绝缘层1、接地层、绝缘层2、电源层、绝缘层3。信号布线由于在其周围根据接地或电源的有无等而阻抗变化，因此，以绝缘层1和接地层间的界面X1为界而阻抗值不同。由此，在该界面上引起信号的反射。在X2、X3、X4也产生同样的现象。这样的阻抗变化量是随着信号用通孔和接地层、电源层间的距离越加接近，接地层、电源层的厚度越加变厚而越加变大。因此，本发明的内层具有厚导体层的多层芯，在通孔容易发生信号恶化。为了防止该信号恶化，最好使tanΘ值变小。通过使tanΘ值变小，即使使信号用通孔和内层的导体层间的最小间隔相同，也就是即使成为相同密度，由于信号用通孔和内层的导体层间的间隔在截面方向逐渐地扩大，阻抗的变化量变小。由于在安装更大的驱动频率的IC时容易发生该问题，所以，较好tanΘ≤11.4、更好是tanΘ≤5.7。
图1(A)～(D)是表示本发明第1实施例的多层印刷电路板的制造方法的工序图。
图2(A)～(E)是表示第1实施例的多层印刷电路板的制造方法的工序图。
图3(A)～(D)是表示第1实施例的多层印刷电路板的制造方法的工序图。
图4(A)～(C)是表示第1实施例的多层印刷电路板的制造方法的工序图。
图5(A)～(B)是表示第1实施例的多层印刷电路板的制造方法的工序图。
图6是第1实施例的多层印刷电路板的截面图。
图7是表示在第1实施例的多层印刷电路板上载置IC芯片的状态的截面图。
图8(A)是第1实施例的变化例的多层印刷电路板的截面图；图8(B)、图8(C)是扩大表示用通过圆b包围的导体层的说明图。
图9是第3实施例的多层印刷电路板的截面图。
图10是表示在第3实施例的多层印刷电路板上载置了IC芯片的状态的截面图。
图11是第4实施例的多层印刷电路板的截面图。
图12是表示在第4实施例的多层印刷电路板上载置IC芯片的状态的截面图。
图13(A)～(F)是表示本发明的第5实施例的多层印刷电路板的制造方法的工序图。
图14(A)～(E)是表示第5实施例的多层印刷电路板的制造方法的工序图。
图15(A)～(C)是表示第5实施例的多层印刷电路板的制造方法的工序图。
图16(A)～(C)是表示第5实施例的多层印刷电路板的制造方法的工序图。
图17是第5实施例的多层印刷电路板的截面图。
图18是表示在第5实施例的多层印刷电路板上载置了IC芯片的状态的截面图。
图19是表示在第5实施例的变化例的多层印刷电路板上载置IC芯片的状态的截面图。
图20是第6实施例的多层印刷电路板的截面图。
图21是表示在第6实施例的多层印刷电路板上载置IC芯片的状态的截面图。
图22是表示IC芯片的动作中的电压变化的图。
图23是表示IC芯片的动作中的电压变化的图。
图24是表示IC芯片的动作中的电压变化的图。
图25是表示实施例的试验结果的图表。
图26是表示实施例和比较例的试验结果的图表。
图27(A)是第7实施例的多层印刷电路板的截面图，图27(B)、图27(C)是扩大表示通过用圆b包围的导体层的说明图。
图28是表示第7实施例的试验结果的图表。
图29是在连结导体层的上端和下端的直线与芯基板的水平面间所成的角度为Θ时，表示相对于tanΘ的绝缘电阻及电阻率变化的图。
图30是表示第8实施例的试验结果的图表。
图31是贯通多层芯的信号用通孔的示意图。
图32是表示第9实施例的试验结果的图表。
图33是表示第9实施例的试验结果的图表。
图34是表示第9实施例的试验结果的图表。
图35是表示相对于α1/α2的电压下降量的图。
图36是表示第9实施例的试验结果的图表。
图37是表示第10实施例的试验结果的图表。
图38(A)是表示多层芯基板内层的横截面不具有虚设连接盘的状态，图38(B)是表示多层芯基板内层的横截面具有虚设连接盘的状态。
具体实施例方式玻璃环氧树脂基板首先，参照图1～图7对本发明的第1实施例的多层印刷电路板10的构造进行说明。图6是表示该多层印刷电路板10的截面图，图7是表示在图6所示的多层印刷电路板10上安装IC芯片90、并载置到子板94上的状态。如图6所示，多层印刷电路板10中，在芯基板30的表面上形成有导体电路34、导体层34P，在其背面上形成有导体电路34、导体层34E。上侧的导体层34P形成为电源用平面层，下侧的导体层34E形成为接地用平面层。芯基板30的表面和背面通过通孔36而进行连接。此外，在该导体层34P、34E上配置形成有层间导通用孔60和导体电路58的层间树脂绝缘层50以及形成有层间导通用孔160和导体电路158的层间树脂绝缘层150。在该层间导通用孔160和导体电路158的上层形成有阻焊剂层70，通过该阻焊剂层70的开口部71，在层间导通用孔160和导体电路158上形成凸块76U、76D。
如图7中所示，多层印刷电路板10的上面侧的焊锡凸块76U被连接至IC芯片90的连接盘92。此外，还安装有芯片电容器98。另一方面，下侧的焊锡凸块76D被连接至子板94的连接盘96。
在此，芯基板30上的导体层34P、34E形成为厚度5～250μm，层间树脂绝缘层50上的导体电路58和层间树脂绝缘层150上的导体电路158形成为5～25μm(理想范围是10～20μm)。
在第1实施例的多层印刷电路板，通过使芯基板30的电源层(导体层)34P、导体层34E变厚而增加芯基板的强度，由此即使使芯基板本身的厚度变薄，也能够以基板本身来缓和弯曲或发生的应力。
此外，可以通过使导体层34P、34E变厚而增加导体本身的体积。通过增加该体积从而可降低导体上的电阻。
此外，通过将导体层34P作为电源层而使用，从而可提高电源对IC芯片90的供给能力。因此，在该多层印刷基板上安装IC芯片时，可以降低IC芯片～基板～电源为止的回路电感。因此，由于初始动作时的电源不足变小，所以不容易引起电源不足，由此即使安装更高高频区域的IC芯片，也不会引起初始启动的错误动作或错误等。此外，通过将导体层34E作为接地层使用，从而在IC芯片的信号、电力供给上不会有噪音重叠，从而可防止错误动作或错误。
接着，参照图1～图5，对参照图6所述的多层印刷电路板10的制造方法进行说明。
(第1实施例-1)A.层间树脂绝缘层的树脂薄膜的制作将双酚A型环氧树脂(环氧当量455、(油化シェルエポキシ社)制Epikote 1001)29重量份、甲酚-酚醛清漆型环氧树脂(环氧当量215、大日本油墨化学工业公司制Epikuron(エピクロン)N-673)39重量份、含三嗪构造的苯酚酚醛清漆树脂(酚性烃基当量120、大日本油墨化学工业公司制苯酚盐KA-7052)30重量份，搅拌同时加热熔解于二乙二醇乙醚醋酸酯20重量份和溶剂油20重量份，添加末端环氧化聚丁二烯橡胶(Nagase(ナガセ)化成工业公司制Tenarekkusu(デナレックス)R-45EPT)15重量份和2-苯基-4，5-双(羟甲基)咪唑粉碎品1.5重量份、微粉碎二氧化硅2.5重量份、硅系消泡剂0.5重量份，来调制环氧树脂组成物。
在使用辊式涂敷器而将上述所得到的环氧树脂组成物涂敷在厚度38μm的PET薄膜上并使得干燥后的厚度成为50μm后，通过在80～120℃下对其进行10分钟的干燥，而制作出层间树脂绝缘层用树脂薄膜。
B.树脂填充材的调制通过将双酚F型环氧单体((油化シェル社)制、分子量310、YL983U)100重量份、在表面涂敷硅烷偶联剂的平均粒径1.6μm并且最大粒子的直径小于或等于15μm的SiO2球状粒子(Adotec公司(アドテック社)制、CRS 1101-CE)170重量份以及矫平剂(Sannopuko(サンノプコ)公司制、Perenoru(ペレノル)S4)1.5重量份放置在容器内进行搅拌及混合，而调制其粘度是在23±1℃下为44～49Pa·s的树脂填充材。此外，作为固化剂使用咪唑固化剂(四国化成公司制、2E4MZ-CN)6.5重量份。作为填充材用树脂可以使用其他的环氧树脂(例如双酚A型、酚醛清漆型等)、聚酰亚胺树脂、酚醛树脂等的热固化性树脂。
C.多层印刷电路板的制造(1)以在由厚度0.2～O.8mm的玻璃环氧树脂或BT(双马来酸酐缩亚胺三嗪)树脂构成的绝缘性基板30的两面上层压5～250μm的铜箔32而成的铜箔基板30A作为起始材料(图1(A))。首先，通过通过以钻孔器对该铜箔基板进行钻孔，施行无电解电镀处理及电解电镀处理，蚀刻成为图案状，从而在基板的两面形成了导体电路34、导体层34P、34E及通孔36(图1(B))。
(2)在对形成了通孔36和下层导体电路34的基板30进行水洗及干燥后，进行将包含NaOH(10g/l)、NaClO2(40g/l)和Na3PO4(6g/l)的水溶液作为黑化浴(氧化浴)的黑化处理以及将包含NaOH(10g/l)和NaBH4(6g/l)的水溶液作为还原浴的还原处理，在该通孔36内形成粗化面36α，同时在导体电路34、导体层34P、34E的整个表面形成粗化面34α(图1(C))。
(3)在调制上述B所记载的树脂填充材后，通过下列方法在调制后的24小时以内，在通孔36内以及基板的导体电路非形成部形成树脂填充材40的层(图1(D))。
即，将具有相当于通孔以及导体电路非形成部的部分开口的版的树脂填充用掩模载置于基板上，使用橡胶刮板，在通孔内、成为凹部的下层导体电路非形成部以及下层导体电路的外缘部填充树脂填充材，并在100℃/20分钟的条件下使其进行干燥。
(4)通过使用#600的带式研磨纸(三共理化学制)的带式打磨器研磨，对上述(3)处理结束后的基板单面进行研磨，使导体层34P、34E的外缘部或通孔36的连接盘的外缘部不残留树脂填充材40，接着，为了除去由于上述带式打磨器的研磨所造成的损伤，因此，对导体层34P、34E的整个表面(包含通孔的连接盘表面)进行抛光研磨。对基板的其他面也同样地进行这样的一连串研磨。接着，在100℃下进行1小时的加热处理，在150℃下进行1小时的加热处理从而固化树脂填充材40(图2(A))。
像这样，可以得到这样的基板使形成于通孔36和导体电路非形成部的树脂填充材40的表层部及导体层34P、34E的表面平坦化，树脂填充材40和导体层34P、34E的侧面通过粗化面而牢固地紧密接触，并且通孔36的内壁面和树脂填充材通过粗化面而牢固地紧密接触的基板。即，通过该工序而使得树脂填充材的表面和下层导体电路的表面成为大致相同的平面。
芯基板的导体层的厚度被形成于1～250μm范围中，形成于芯基板上的电源层的导体层的厚度被形成于1～250μm范围中。此时，在实施例1-1中，使用厚度为40μm的铜箔，芯基板的导体层的厚度为30μm，形成于芯基板上的电源层的导体层的厚度为30μm。但是，导体层的厚度可以超过上述厚度的范围。
(5)通过对上述基板进行水洗、酸性脱脂后，进行轻蚀刻，接着，用喷雾器将蚀刻液吹附在基板的两面，蚀刻导体电路34、导体层34P、34E的表面和通孔36的连接盘表面，从而在导体电路的整个表面上形成了粗化面366(图2(B))。作为蚀刻液使用由咪唑铜(II)配位化合物10重量份、乙二醇酸7.3重量份和氯化钾5重量份所构成的蚀刻液(Mekku公司(メック社)制、Mekkuetchbond(メツクエッチボンド))。
(6)在基板的两面，将稍微大于通过在A所制作出的基板的层间树脂绝缘层用树脂薄膜50Y载置于基板上，在压力0.45MPa、温度80℃、压合时间10秒钟的条件下，进行临时压合及裁断后，并且，还通过利用以下方法，使用真空层压装置进行贴附，从而形成层间树脂绝缘层(图2(C))。即，在真空度67pa、压力0.47MPa、温度85℃、压合时间60秒钟的条件下，在基板上正式压合层间树脂绝缘层用树脂薄膜，然后，在170℃条件下进行40分钟的热固化。
(7)接着，通过由波长10.4μm的CO2气体激光，在光束直径4.0mm、凹帽头(tophat)模式、脉冲幅宽3.0～8.1μ秒、掩模的贯通孔的直径1.0～5.0mm、1～3次发射的条件下，在层间树脂绝缘层上形成在直径为60～100μm间的层间导通用孔用开口50a(图2(D))。此次形成直径为60μm和75μm。
(8)通过将形成有层间导通用孔用开口50a的基板，浸渍在含有60g/l的过锰酸的80℃的溶液中10分钟，溶解及除去存在于层间树脂绝缘层2表面上的环氧树脂粒子，从而在包含层间导通用孔用开口50a内壁的层间树脂绝缘层50的表面形成了粗化面50α(图2(E))。
(9)接着，将结束了上述处理的基板浸渍于中和溶液(Sibuley公司(スプレィ社)制)后，进行水洗。
此外，通过在粗面化处理(粗化深度3μm)后的该基板的表面赋予钯催化剂，从而在层间树脂绝缘层的表面及层间导通用孔用开口的内壁面附着催化剂核。即，通过将上述基板浸渍在含有氯化钯(PdCl2)和氯化亚锡(SnCl2)的催化剂液中，析出钯金属，从而赋予催化剂。
(10)接着，在以下组成的无电解镀铜水溶液中浸渍赋予了催化剂的基板，在整个粗面上形成厚度0.3～3.0μm的无电解镀铜膜，从而得到在包含层间导通用孔用开口50a内壁的层间树脂绝缘层50的表面上形成有无电解镀铜膜52的基板(图3(A))。
NiSO40.003mol/l酒石酸 0.200mol/l硫酸铜 0.032mol/lHCHO 0.050mol/lNaOH 0.100mol/lα，α’-联二吡啶100mg/l聚乙二醇(PEG)0.10g/l[无电解电镀条件]在34℃的液体温度下45分钟(11)通过在形成有无电解铜电镀膜52的基板上贴附市面上销售的感光性干膜，在载置掩模后以110mJ/cm2进行曝光，以0.8％碳酸钠水溶液进行显影处理，从而设置厚度25μm的电镀阻剂54(图3(B))。
(12)接着，用50℃的水清洗基板，进行脱脂，再用25℃的水进行水洗后，并且，再用硫酸进行清洗后，通过在以下条件下施行电解电镀，在电镀阻剂54的非形成部形成了电解镀铜膜56(图3(C))。
硫酸 2.24mol/l硫酸铜 0.26mol/l添加剂 19.5ml/l(Atoteck-Japan(アトテツクジヤパン)公司制、Kaparashido(カパラシド)GL)[电解电镀条件]电流密度 1A/dm2时间 65分钟温度22±2℃(13)此外，在通过用5％KOH剥离除去电镀阻剂3后，通过用硫酸和过氧化氢的混合液对该电镀阻剂下的无电解电镀膜进行蚀刻处理而溶解除去该无电解电镀膜，形成独立的导体电路58及层间导通用孔60(图3(D))。
(14)接着，进行与上述(5)相同的处理，在导体电路58及层间导通用孔60的表面形成粗化面58α、60α。上层的导体电路58的厚度是15μm的厚度(图4(A))。但是，上层的导体电路的厚度可以形成于5～25μm范围中。
(15)通过重复地进行上述(6)～(14)的工序，且还形成上层的导体电路，从而得到多层电路板(图4(B))。
(16)接着，通过在二乙二醇二甲醚(DMDG)溶解成为60重量％的浓度并且将对甲酚醛清漆型环氧树脂(日本化药公司制)的环氧基50％进行丙烯基化的赋予感光性的低聚物(分子量4000)45.67重量份、溶解于甲基乙基酮的80重量％的双酚A型环氧树脂(油化蚬壳公司(油化シェル)制、商品名称Epikote(エピコ-ド)1001)16.0重量份、咪唑固化剂(四国化成公司制、商品名称2E4MZ-CN)1.6重量份、作为感光性单体的双官能团丙烯单体(acryl monomer)(日本化药公司制、商品名称R604)4.5重量份、同样多价丙烯基单体(共荣化学公司制、商品名称DPE6A)1.5重量份、以及分散系消泡剂(Sannopuko(サンノプコ)公司制、S-65)0.71重量份放置在容器进行搅拌及混合，调制其混合组成物，对该混合组成物加入作为光聚合起始剂的二苯甲酮(benzophenone)(关东化学公司制)1.8重量份、作为光敏剂的米蚩酮(关东化学公司制)0.2重量份，从而得到在25℃下的粘度调整成为2.0Pa·s的阻焊剂组成物。
此外，粘度测定是在B型粘度计(东京计器公司制、DVL-B型)，在60min-1时由辊No.4来进行，在6min-1时由辊No.3来进行的。
(17)接着，在多层电路基板的两面上，以20μm的厚度涂敷上述阻焊剂组成物70，在以70℃、20分钟的条件以及70℃、30分钟的条件下进行干燥处理后(图4(C))，将描划有阻焊剂开口部图案的厚度为5mm的光掩模紧密接触于阻焊剂层70，用1000mJ/cm2的紫外线进行曝光，用DMTG溶液进行显影处理，形成200μm直径的开口71(图5(A))。
接着，还分别在80℃下进行1小时的加热处理、在100℃下进行1小时的加热处理、在120℃下进行1小时的加热处理、在150℃下进行3小时的加热处理，使阻焊剂层固化，形成具有开口并且其厚度为15～25μm的阻焊剂图案层。作为上述阻焊剂组成物也可以使用市面贩卖的阻焊剂组成物。
(18)接着，将形成有阻焊剂层70的基板浸渍在含有氯化镍(2.3×10-1mol/l)、次磷酸纳(2.8×10-1mol/1)和柠檬酸钠(1.6×10-1mol/l)的pH＝4.5的无电解镀镍液中20分钟，在开口部71形成了厚度5μm的镀镍层72。此外，将该基板在80℃的条件下浸渍于含有氰化金钾(7.6×10-3mol/l)、氯化铵(1.9×10-1mol/l)、柠檬酸钠(1.2×10-1mol/l)和次磷酸纳(1.7×10-1mol/l)的无电解镀金液中7.5分钟，在镀镍层72上形成了厚度0.03μm镀金层74(图5(B))。除了镍-金属以外，也可以形成锡、贵金属层(金、银、钯、白金等)的单层。
(19)然后，在载置基板的IC芯片的面上的阻焊剂层70的开口71，印刷含有锡-铅的焊锡膏，并在另一面的阻焊剂层的开口印刷含有锡-锑的焊锡膏后，在200℃进行重熔而形成焊锡凸块(焊锡体)，制造具有焊锡凸块76U、76D的多层印刷电路板(图6)。
通过焊锡凸块76U安装IC芯片90，并安装芯片电容器98。接着，通过焊锡凸块76D而安装于子板94(图7)。
(第1实施例-2)虽然与参照图6所述的第1实施例-1相同，但如以下这样制造。
芯基板的导体层的厚度55μm芯基板的电源层的厚度55μm层间绝缘层的导体层的厚度15μm(第1实施例-3)虽然与第1实施例-1相同，但如以下这样制造。
芯基板的导体层的厚度75μm芯基板的电源层的厚度75μm层间绝缘层的导体层的厚度15μm(第1实施例-4)虽然第1实施例相同，但如以下这样制造。
芯基板的导体层的厚度180μm芯基板的电源层的厚度180μm层间绝缘层的导体层的厚度6μm(第1实施例-5)虽然第1实施例相同，但如以下这样制造。
芯基板的导体层的厚度18μm芯基板的电源层的厚度18μm层间绝缘层的导体层的厚度15μm此外，在第1实施例中，以1＜(芯基板的电源层的导体层的厚度/层间绝缘层的导体层的厚度)≤40的作为适合例，以(芯基板的电源层的导体层的厚度/层间绝缘层的导体层的厚度)≤1的作为比较例。此外，以(芯基板的电源层的导体层的厚度/层间绝缘层的导体层的厚度)＞40的作为参考例。
图8(A)是表示第1实施例的变化例。芯基板30的导体层34P、34E的侧面成为锥形状(图10(B)所示的直线状锥形或图10(C)所示的R面状锥形)，设连结该导体层34P、34E的侧面的上端和下端的直线与芯基板的水平面间所成的角度为Θ时，设连结芯基板的内层的导体层34P、34E的侧面的上端和下端的直线与芯基板间所成的角度为Θ时，Θ被构成为满足2.8＜tanΘ＜55的关系式。
对应于第1实施例-1～第1实施例-5，制作将芯基板30的导体层34P、34E的侧面形成为满足上述关系式的R面状锥形的第1实施例-6～10。此外，在后面叙述形成锥形状的蚀刻方法。
陶瓷基板对第2实施例的多层印刷电路板进行说明。
在参照图6所述的第1实施例中，芯基板是由绝缘树脂所形成。于此相对，在第2实施例中，芯基板是由陶瓷、玻璃、ALN、富铝红柱石等所构成的无机系硬质基板，但由于其他构造与参照图6所述的第1实施例相同，因此省略图示及说明。
即使在第2实施例的多层印刷电路板中，芯基板30上的导体层34P、34E、34也是由铜、钨等金属形成，层间树脂绝缘层50上的导体电路58及层间树脂绝缘层150上的导体电路158是由铜形成。在该第2实施例中也得到与第1实施例同样的效果。此时，芯基板的导体的厚度、芯基板的电源层的厚度、层间绝缘层的厚度被形成为与第1实施例相同。此外，在第2实施例中，以1＜(芯基板的电源层的导体层的厚度/层间绝缘层的导体层的厚度)≤40的作为适合例，以(芯基板的电源层的导体层的厚度/层间绝缘层的导体层的厚度)≤1的作为比较例。此外，以(芯基板的电源层的导体层的厚度/层间绝缘层的导体层的厚度)＞40的作为参考例。
(第2实施例-1)虽然与上述的第2实施例相同，但如以下这样制造。
芯基板的导体层的厚度30μm芯基板的电源层的厚度30μm层间绝缘层的导体层的厚度15μm(第2实施例-2)虽然与上述的第2实施例相同，但如以下这样制造。
芯基板的导体层的厚度50μm芯基板的电源层的厚度50μm层间绝缘层的导体层的厚度15μm(第2实施例-3)虽然与上述的第2实施例相同，但如以下这样制造。
芯基板的导体层的厚度75μm芯基板的电源层的厚度75μm层间绝缘层的导体层的厚度15μm(第2实施例-4)虽然与上述的第2实施例相同，但如以下这样制造。
芯基板的导体层的厚度180μm芯基板的电源层的厚度180μm层间绝缘层的导体层的厚度6μm[第3实施例]金属芯基板参照图9及图10对第3实施例的多层印刷电路板进行说明。
在参照图6所述的第1实施例中，芯基板是由树脂板形成。与此相对，在第3实施例中，芯基板是由金属板构成。
图9是表示第3实施例的多层印刷电路板10的截面图，图10是表示在图9所示的多层印刷电路板10上安装IC芯片90并载置于子板94的状态。如图9所示，在多层印刷电路板10中，芯基板30由金属板构成，作为电源层而被使用。在芯基板30的两面形成配置有层间导通用孔60及导体电路58的层间树脂绝缘层50，在层间树脂绝缘层50的上面形成配置有层间导通用孔160及导体电路158的层间树脂绝缘层150。在芯基板30的通孔33内形成通孔36，在层间导通用孔的两端配置盖镀层37。在该层间导通用孔160及导体电路158的上层形成阻焊剂层70，通过该阻焊剂层70的开口部71，在层间导通用孔160及导体电路158上形成凸块76U、76D。
如图10中所示，多层印刷电路板10的上面侧的焊锡凸块76U连接于IC芯片90的连接盘92。此外，还安装芯片电容器98。另一方面，下侧的焊锡凸块76D连接于子板94的连接盘96。
在此，芯基板30被形成为200～600μm。金属板的厚度形成于15～300μm之间。层间绝缘层的导体层的厚度可以形成于5～25μm之间。但是，金属层的厚度可以超过上述范围。
在该第3实施例中可得到与第1实施例同样的效果。
(第3实施例-1)虽然与参考图9所述的第3实施例相同，但如以下这样设定。
芯基板的厚度550μm芯基板的电源层的厚度35μm层间绝缘层的导体层的厚度15μm(第3实施例-2)虽然与第3实施例相同，但如以下这样设定。
芯基板的厚度600μm芯基板的电源层的厚度55μm层间绝缘层的导体层的厚度15μm(第3实施例-3)虽然与第3实施例相同，但如以下这样设定。
芯基板的厚度550μm芯基板的电源层的厚度100μm层间绝缘层的导体层的厚度10μm
(第3实施例-4)虽然与第3实施例相同，但如以下这样设定。
芯基板的厚度550μm芯基板的电源层的厚度180μm层间绝缘层的导体层的厚度6μm(第3实施例-5)虽然与第3实施例相同，但如以下这样设定。
芯基板的厚度550μm芯基板的电源层的厚度240μm层间绝缘层的导体层的厚度6μm另外，在第3实施例中，以1＜(芯基板的电源层的导体层的厚度/层间绝缘层的导体层的厚度)≤40的作为适合例，以(芯基板的电源层的导体层的厚度/层间绝缘层的导体层的厚度)≤1的作为比较例。此外，以(芯基板的电源层的导体层的厚度/层间绝缘层的导体层的厚度)＞40的作为参考例。
3层芯基板参照图11及图1对第4实施例的多层印刷电路板进行说明。
在参照图6所述的第1实施例中，芯基板由单板形成。与此相对，在第4实施例中，芯基板由层叠板构成，在层叠板内设置导体层。
图11是表示第4实施例的多层印刷电路板10的截面图，图12是表示在图11所示的多层印刷电路板10上安装IC芯片90并载置于子板94的状态。如图11所示，在多层印刷电路板10中，在芯基板30的表面及背面形成导体电路34、导体层34P，在芯基板30内形成导体层24。导体层34P及导体层24被形成为电源用平面层。导体层34P及导体层24由导电柱26连接(该状态下的导电柱是指用通孔、非贯通孔等的层间导通用孔(所包含的盲通孔、盲层间导通用孔)的通孔或层间导通用孔的导电性材料而填充的。)。此外，在该导体层34P的上面配置形成有层间导通用孔60和导体电路58的层间树脂绝缘层50以及形成有层间导通用孔160和导体电路158的层间树脂绝缘层150。在该层间导通用孔160和导体电路158的上层形成阻焊剂层70，通过该阻焊剂层70的开口部71，在层间导通用孔160及导体电路158上形成凸块76U、76D。
如图12中所述，多层印刷电路板10的上面侧的焊锡凸块76U连接于IC芯片90的连接盘92。此外，还安装芯片电容器98。另一方面，下侧的焊锡凸块76D连接于子板94的连接盘96。
在此，形成芯基板30上的导体电路34、导体层34P、34P及芯基板内的导体层24，形成层间树脂绝缘层50上的导体电路58及层间树脂绝缘层150上的导体电路158。芯基板的导体层34P及导体层24的厚度，即芯基板的导体层的厚度形成于1～250μm的间，能够作为形成于芯基板上的电源层而起作用的导体层的厚度形成于1～250μm的间。该状态下的导体层的厚度是芯基板的电源层厚度的总和。表示将成为内层的导体层34和成为表层的导体层24的两者相加所得出的厚度。不是加上起到信号线作用的导体层。在该第4实施例，通过合并3层的导体层34P、34P、24的厚度而得到与第1实施例同样的效果。电源层的厚度可以超过上述范围。
另外，在第4实施例，以1＜(芯基板的电源层的导体层的厚度总和/层间绝缘层的导体层的厚度)≤40的作为适合例，以(芯基板的电源层的导体层的厚度总和/层间绝缘层的导体层的厚度)≤1的作为比较例。以(芯基板的电源层的导体层的厚度总和/层间绝缘层的导体层的厚度)＞40的作为参考例。
(第4实施例-1)虽然与参照图11所述的第4实施例相同，但如以下这样设定。
芯基板的导体层(电源层)的厚度15μm
中间导体层(电源层)的厚度20μm芯基板的电源层的厚度和50μm层间绝缘层的导体层的厚度15μm(第4实施例-2)虽然与第4实施例相同，但如以下这样制造。
芯基板的导体层(电源层)的厚度20μm中间导体层(电源层)的厚度20μm芯基板的电源层的厚度和60μm层间绝缘层的导体层的厚度15μm(第4实施例-3)虽然与第4实施例相同，但如以下这样制造。
芯基板的导体层(电源层)的厚度25μm中间导体层(电源层)的厚度25μm芯基板的电源层的厚度和75μm层间绝缘层的导体层的厚度15μm(第4实施例-4)虽然与第4实施例相同，但如以下这样制造。
芯基板的导体层(电源层)的厚度50μm中间导体层(电源层)的厚度100μm芯基板的电源层的厚度和200μm层间绝缘层的导体层的厚度10μm(第4实施例-5)虽然与第4实施例相同，但如以下这样制造。
芯基板的导体层(电源层)的厚度55μm中间导体层(电源层)的厚度250μm芯基板的电源层的厚度和360μm层间绝缘层的导体层的厚度12μm
(第4实施例-6)虽然与第4实施例相同，但如以下这样制造。
芯基板的导体层(电源层)的厚度55μm中间导体层(电源层)的厚度250μm芯基板的电源层的厚度和360μm层间绝缘层的导体层的厚度9μm[第5实施例]多层芯基板参照图13～图18对本发明的第5实施例的多层印刷电路板进行说明。
首先，参照图17、图18对第5实施例的多层印刷电路板10的构造进行说明。图17是表示该多层印刷电路板10的截面图，图18是表示在图17所示的多层印刷电路板10上安装IC芯片90并载置于子板94的状态。如图17所示，在多层印刷电路板10上使用多层芯基板30。在多层芯基板30的表面侧形成导体电路34、导体层34P，在其背面形成导体电路34、导体层34E。上侧的导体层34P被形成为电源用平面层，下侧的导体层34E被形成为接地用平面层。此外，在多层芯基板30内部的表面侧形成内层的导体电路16、导体层16E，在其背面形成导体电路16、导体层16P。上侧的导体层16E被形成为接地用平面层，下侧的导体层16P被形成为电源用平面层。电源用平面层间的连接是由通孔或层间导通用孔而进行。平面层可以仅是单侧的单层，也可以配置成为2层或2层以上。最好形成为2层～4层。由于在5层或5层以上并未确认到电特性提高，因此，即使形成为5层或5层以上的多层，其效果也与4层是同等程度。特别以2层所形成时，在多层芯基板的刚性匹配的方面，使基板的延伸率呈一致，因此不容易出现弯曲的缘故。此外，由于可以使芯基板的厚度变薄，从而可以使通孔的布线长度变短。在多层芯基板30的中央收纳电绝缘的金属板12。(该金属板12虽然也起到作为芯材的作用，但不与通孔或层间导通用孔等进行电连接。主要提高相对于基板弯曲的刚性。)在该金属板12上隔着绝缘树脂层14而在其表面侧形成内层的导体电路16、导体层16E，在其背面形成导体电路16、导体层16P，并且，还隔着绝缘树脂层18，而在其表面侧，形成导体电路34、导体层34P，在其背面形成导体电路34、导体层34E。多层芯基板30是通过通孔36而实现内层及表面侧和背面侧之间的连接。
在多层芯基板30表面的导体层34P、34E的上面，配置形成有层间导通用孔60和导体电路58的层间树脂绝缘层50以及形成有层间导通用孔160和导体电路158的层间树脂绝缘层150。在该层间导通用孔160和导体电路158的上层形成阻焊剂层70，通过该阻焊剂层70的开口部71，从而在层间导通用孔160及导体电路158上形成凸块76U、76D。
如在图18中所示，多层印刷电路板10的上面侧的焊锡凸块76U连接于IC芯片90的连接盘92。此外，还安装芯片电容器98。另一方面，下侧的外部端子76D连接于子板94的连接盘96。该情况下的外部端子是指PGA、BGA、焊锡凸块等。
在此，芯基板30表层的导体层34P、34E被形成为厚度10～60μm， 内层的导体层16P、16E被形成为厚度10～250μm，层间树脂绝缘层50上的导体电路58及层间树脂绝缘层150上的导体电路158的厚度被形成为5～25μm。
在第5实施例的多层印刷电路板中，通过使芯基板30表层的电源层(导体层)34P、导体层34、内层的电源层(导体层)16P、导体层16E及金属板12变厚而增加芯基板的强度。由此即使使芯基板本身变薄，也能够由基板本身来缓和弯曲或发生的应力。
此外，通过使导体层34P、34E、导体层16P、16E变厚而可增加导体本身的体积。增加其体积而可降低导体上的电阻。
此外，将导体层34P、16P作为电源层而使用，从而可提高电源对IC芯片90的供给能力。因此，可在该多层印刷基板上安装IC芯片时，降低IC芯片～基板～电源为止的回路电感。由此，初始动作的电源不足变小，从而难以引起电源不足，由此即使安装高频区域的IC芯片，也不会引起初始启动的错误动作或错误等。此外，使用导体层34E、16E作为接地层，从而在IC芯片的信号、电力供给上不重叠噪音，可防止错误动作或错误。由于安装电容器而可辅助地使用电容器内的所储存的电源，因此难以引起电源不足。特别是通过配置于IC芯片的正下方而使得其效果(难以引起电源不足)显著地变好。作为其理由是由于如果是IC芯片的正下方，则能够使在多层印刷电路板的布线长度变短的缘故。
在第5实施例中，多层芯基板30在其内层具有厚导体层16P、16E，在其表面具有薄导体层34P、34E，将内层的导体层16P、16E和表面的导体层34P、34E用作电源层用的导体层、接地用的导体层。即，即使在内层侧配置厚导体层16P、16E，也形成覆盖导体层的树脂层。由此，可以通过导体层为起因、抵销凹凸，从而使多层芯基板30的表面变得平坦。因此，为了在层间绝缘层50、150的导体层58、158不产生起伏，所以，即使在多层芯基板30的表面配置薄导体层34P、34E，也能够以与内层的导体层16P、16E相加得到的厚度来确保作为芯导体层的充分的厚度。由于不产生起伏，因此，在层间绝缘层上的导体层的阻抗方面不产生问题。通过将导体层16P、34P用作电源层用导体层，将导体层16E、34E用作接地用导体层，从而可改善多层印刷电路板的电特性。
此外，通过在芯基板内配置导体层34P和导体层16P间的信号线16(与导体层16E同层)，从而可形成为微带构造。同样地，通过配置导体层16E和导体层34E间的信号线16(与导体层16P同层)，从而可形成为微带构造。通过形成为微带构造，能够降低电感、得到阻抗的匹配。因此，可以使电特性稳定化。
即，使芯基板内层的导体层16P、16E的厚度大于层间绝缘层50、150上的导体层58、158的厚度。由此，即使在多层芯基板30的表面上配置薄导体层34E、34P，通过与内层的厚导体层16P、16E相加，可确保作为芯导体层的充分的厚度。其比率最好是1＜(芯内层的导体层/层间绝缘层的导体层)≤40。更加理想是1.2≤(芯内层的导体层/层间绝缘层的导体层)≤30。
多层芯基板30形成为如下状态在电绝缘的金属板12的两面上隔着树脂层14而形成内层的导体层16P、16E，还在该内层的导体层16P、16E的外侧隔着树脂层18而形成表面的导体层34P、34E。通过在中央部配置电绝缘的金属板12，从而可确保充分的机械强度。此外，通过在金属板12的两面隔着树脂层14而形成内层的导体层16P、16E，还在该内层的导体层16P、16E的外侧隔着树脂层18而形成表面的导体层34P、34E，从而在金属板12的两面具有对称性，在热循环等时防止弯曲、起伏的发生。
图19是表示第5实施例的变化例。在该变化例，在IC芯片90的正下方配置电容器98。由此，使IC芯片90和电容器98间的距离近，可防止供给IC芯片90的电源的电压下降。
接着，参照图13～图18对图17所示的多层印刷电路板10的制造方法进行说明。
(1)<金属层的形成工序>
在图13(A)所示的厚度为20～400μm的内层金属层(金属板)12设置贯通表背面的开口12a(图13(B))。在第5实施例使用20μm的金属板。金属层的材质可以使用配合铜、镍、锌、铝、铁等金属而得到的材料。在此，在使用低热膨胀系数的36合金或42合金时，因为可以使芯基板的热膨胀系数接近于IC的热膨胀系数，因此能够降低热应力。开口12a是通过穿孔、蚀刻、钻孔、激光等而进行穿设。可以根据情况不同，而在形成有开口12a的整个金属层12的面上，通过电解电镀、无电解电镀、置换电镀、溅镀等覆盖金属膜13(图13(C))。此外，金属板12可以是单层，也可以是2层或2层以上的多层。此外，金属膜13最好是在开口12a的角部形成曲面。由此可消除应力集中的点，不容易引起在其周边的破裂等的问题。此外，金属板12可以不内设于芯基板内。
(2)<内层绝缘层及导体层的形成工序>
为了覆盖整个金属层12、填充开口12a内，而使用绝缘树脂。作为形成方法例如以厚度30～200μm程度的B半固化状态树脂膜状的树脂薄膜，用金属板12夹住(图13(D))，并且，还在其外侧层叠12～275μm的铜箔后，进行热压合并使其固化，可形成绝缘树脂层14及导体层16(图13(E))。可以根据情况不同而进行涂敷、涂敷和薄膜压合的混合、或者是仅涂敷开口部分，然后，通过薄膜所形成。
作为材料最好是使用将聚酰亚胺树脂、环氧树脂、苯酚树脂、BT树脂等的热固化性树脂浸渗于玻璃纤维布、聚酰亚胺无纺布等的心材而成的预浸树脂布。除此以外，也可以使用树脂。在第5实施例中，使用50μm的预浸树脂布。
形成导体层16的方法可以是在金属箔上通过电镀等形成。
(3)<内层金属层的电路形成工序>
可以形成为2层或2层以上。可以由添加法形成金属层。
经过隆起法、蚀刻工序等由内层金属层16开始，形成内层导体层16、16P、16E(图13(F))。此时的内层导体层的厚度形成为10～250μm。但是，可以超过所述范围。此外，在第5实施例中，内层的电源用导体层的厚度是25μm厚度。在该电路形成工序中，为了能够评价芯基板的绝缘可靠性，因此，作为测试图案(芯基板的绝缘电阻评价用图案)形成导体幅宽/导体间的距离＝150μm/150μm的绝缘电阻测定用的锯齿状图案。此时，如图17所示，与IC电源电连接的电源用通孔36PTH贯通内层电路的接地层16E时，可以不具有从电源用通孔延伸出的布线图案。以下，将这种通孔称为不具有虚设连接盘的电源用通孔。同样地，与IC接地电连接的接地用通孔36ETH也是在贯通内层电路的电源层16P时，不具有从接地用通孔延伸出的布线图案。以下，将这种通孔称为不具有虚设连接盘的接地用通孔。此外，合并两者简单称其为不具有虚设连接盘的通孔。通过这种构造而可以使通孔间距变得狭窄。此外，由于通孔和内层电路间的间隔为窄间距，因此，减少互感。在此，将不具有虚设连接盘的通孔的状态下的X3-X3部的横截面显示在图38(A)中。参考地将具有虚设连接盘的状态下的X3-X3部的横截面显示在图38(B)。得知由于成为不具有虚设连接盘的通孔而使得通孔间距或通孔36PTH和接地层16E间的间隔变得窄。此外，也得知增加了接地层16E的形成区域。在此，附图标记35是用以确保通孔36PTH和接地层16E间的绝缘的空间，附图标记36L是通孔连接盘(虚设连接盘)。
(4)<外层绝缘层及导体层的形成工序>
为了覆盖整个内层导体层16、16P、16E，并且，填充其电路间的间隙，而使用绝缘树脂。作为形成方法在一直到(3)为止所形成的途中基板的两面上，例如在以厚度30～400μm程度的B半固化状态树脂膜状的树脂薄膜(图14(A))、厚度10～275μm的金属箔的顺序而进行层叠后，在进行热压合后，使其固化，从而形成芯基板的外层绝缘树脂层18及芯基板的最外导体层34α(图14(B))。可以根据情况不同而进行涂敷、涂敷和薄膜压合的混合、或者是仅涂敷开口部分，然后，以薄膜形成。可以通过进行加压而使得表面变平坦。此外，可以使用以玻璃纤维布、聚酰胺无纺布来作为芯材的B半固化状态树脂膜状的预浸树脂布。在第5实施例中，使用200μm厚度的预浸树脂布。作为形成金属箔以外的方法是层叠单面覆铜积层板。可以在金属箔上，通过电镀等形成为2层或2层以上。可以通过添加法形成金属层。
(5)<通孔的形成工序>
形成贯通基板表背面的开口直径50～400μm的通孔用通孔36α(图14(C))。作为形成方法是通过钻孔、激光、或者是激光和钻孔的复合而形成(用激光进行最外层的绝缘层的开口，根据情况，而将用该激光开设的开口用作标靶符号，然后，用钻孔器进行开口及贯通。)。其形状最好是具有直线状侧壁。可以根据情况而成为锥形状。
为了确保通孔的导电性，最好是在通孔用通孔36α内形成电镀膜22，在粗化了表面后(图14(D))，填充填充树脂23(图14(E))。作为填充树脂可以使用被电绝缘了的树脂材料(例如含有树脂成分、固化剂、粒子等的树脂材料)、由金属粒子进行了电连接的导电性材料(例如含有金、铜等的金属粒子、树脂材料、固化剂等的导电性材料。)的任何一种。在填充后，进行预干燥，通过研磨而除去附着于基板表面的电解镀铜膜22上的多余的填充树脂，然后，在150℃下进行1小时的干燥而使其完全固化。
作为电镀可以使用电解电镀、无电解电镀、面板电镀(无电解电镀和电解电镀)等。作为金属是由含有铜、镍、钴、磷等而形成的。作为电镀金属的厚度最好是形成为5～30μm。
填充于通孔用通孔36α内的填充树脂23最好是使用由树脂材料、固化剂、粒子等构成的绝缘材料。作为粒子是二氧化硅、氧化铝等的无机粒子、金、银、铜等的金属粒子、树脂粒子等的单独或复合而进行配合。可以使用以相同粒径或者是复合粒径混合粒径0.1～5μm的粒子。作为树脂材料可以使用环氧树脂(例如双酚型环氧树脂、酚醛清漆型环氧树脂等)、酚醛树脂等的热固化性树脂、具有感光性的紫外线固化树脂、热塑性树脂等的单一树脂或将它们混合而成的树脂材料。作为固化剂可以使用咪唑类固化剂、胺类固化剂等。除了这个以外，也可以包含固化稳定剂、反应稳定剂、粒子等。也可以使用导电性材料。在该情况下，由金属粒子、树脂成分、固化剂等构成者成为导电性材料的导电性膏。根据情况不同，可以使用在焊锡、绝缘树脂等的绝缘材料的表层上形成具有导电性的金属膜的导电性材料等。也可以通过电镀填充通孔用通孔36α内。由于导电性膏进行固化收缩，因此，会在表层上形成凹部。
(6)<最外层的导体电路的形成工序>
可以通过在整体上被覆电镀膜，而在通孔36的正上方形成盖电镀25(图15(A))。然后，经过隆起法、蚀刻工序等而形成外层的导体电路34、34P、34E(图15(B))。由此而完成多层芯基板30。此外，在第5实施例中，多层芯基板表面的电源用导体层的厚度是15μm厚度。
此时，虽然未图示，但是，可以通过层间导通用孔或盲通孔、盲层间导通用孔而进行和多层芯基板内层的导体层16等之间的电连接。
(7)对形成导体电路34的多层芯基板30进行黑化处理及还原处理，在导体电路34、导体层34P、34E的整个表面形成粗化面346(图15(C))。
(8)在多层芯基板30的导体电路非形成部上形成树脂填充材40的层(图16(A))。
(9)通过带式打磨器等的研磨，来对结束了所述处理的基板的单面进行研磨，从而在导体层34P、34E的外缘部不残留树脂填充材40，接着，为了除去由于所述研磨所造成的损伤，还用抛光器等对导体层34P、34E的整个表面(包含通孔的连接盘表面)进行了研磨。对于基板的其他面也同样进行这样一连串的研磨。接着，在100℃下进行1小时的加热处理，在150℃下进行1小时的加热处理而固化树脂填充材40(图16(B))，由此，完成了4层的多层芯基板。
此外，也可以不进行导体电路间的树脂填充。在该情况下，用层间绝缘层等的树脂层进行绝缘层的形成和导体电路间的填充。
(10)向上述多层芯基板30上用喷雾器将蚀刻液在基板的两面上，通过蚀刻等而蚀刻导体电路34、导体层34P、34E的表面和通孔36的连接盘表面，在导体电路的整个表面上形成了粗化面36β(图16(C))。因为以后的工序与参照图3～图7所述的第1实施例相同，因此省略其说明。此外，在图3(B)中，为了在层间绝缘层(50)上的一部分，评价由于多层芯基板的导体厚度所发生的层间绝缘层的起伏的影响，因此，形成电镀阻剂(54)以使得电镀形成后的布线图案(最小线间、线幅宽形成能力评价图案)成为导体宽度/导体间的间隔＝5/5μm、7.5/7.5μm、10/10μm、12.5/12.5μm、15/15μm。电镀阻剂的厚度是使用10～30μm之间的值。
此外，在第5实施例中，以1＜(芯基板的电源用导体层的厚度和/层间绝缘层的导体层的厚度)≤40的作为适合例，以(芯基板的电源用导体层的厚度和/层间绝缘层的导体层的厚度)≤1的作为比较例。以(芯基板的电源用导体层的厚度和/层间绝缘层的导体层的厚度)＞40的作为参考例。
(第5实施例-1)虽然与参照图17所述的第5实施例相同，但如以下这样设定。
芯基板的内层的导体层的厚度50μm表层的导体层的厚度20μm
芯基板的导体电路的厚度和100μm层间绝缘层的导体层的厚度15μm在图17中，对于芯基板的导体层，交替地配置电源层和接地层，但是，第5实施例-1是由内层的导体层和表层的导体层而起到电源层的作用。但是，由于表层的导体层的面积是连接盘程度的面积，与内层的导体层比较时面积较小，所以，抵销了回复电源电压的效果。由此，芯基板的导体层的厚度和是使内层的2层的导体层相加所得到的厚度。
(第5实施例-2)由内层的导体层和表层的导体层起到电源层的作用。通过在表层、内层的各一层的每层的通孔而进行电连接。
芯基板的内层的导体层的厚度60μm外层的导体层的厚度20μm芯基板的导体电路的厚度和80μm层间绝缘层的导体层的厚度15μm由内层的导体层和表层的导体层起到各层中的每层的电源层的功能。表层的导体层的面积与内层的导体层的面积相同。具有回复电源电压的效果。由此，芯基板的导体层的厚度和是使内层的导体层和表层的导体层相加所得到的厚度。
(第5实施例-3)由内层的导体层和表层的导体层起到电源层的作用。通过在表层、内层的各一层的每层的通孔而进行电连接。
芯基板的内层的导体层的厚度150μm外层的导体层的厚度20μm芯基板的导体电路的厚度和150μm层间绝缘层的导体层的厚度15μm由内层的导体层和表层的导体层起到电源层的作用。但是，由于表层的导体层的面积是连接盘程度的面积，与内层的导体层比较时面积较小，所以，抵销了回复电源电压的效果。由此，芯基板的导体层的厚度和是内层1层的导体层的厚度。
(第5实施例-4)虽然与第5实施例-1相同，但如以下这样制造。
芯基板的内层的导体层(电源层)的厚度100μm表层的导体层(电源层)的厚度20μm芯基板的导体电路的厚度和200μm层间绝缘层的导体层的厚度10μm芯基板的导体电路的厚度和是使内层的层的导体层相加而得到的。
(第5实施例-5)虽然与第5实施例-1相同，但如以下这样制造。
芯基板的内层的导体层(电源层)的厚度120μm表层的导体层(电源层)的厚度20μm芯基板的导体电路的厚度和240μm层间绝缘层的导体层的厚度8μm芯基板的导体电路的厚度和是使内层的层的导体层相加而得到的。
(第5实施例-6)虽然与第5实施例-2相同，但如以下这样制造。
芯基板的内层的导体层(电源层)的厚度250μm表层的导体层(电源层)的厚度50μm芯基板的导体电路的厚度和300μm层间绝缘层的导体层的厚度7.5μm[第6实施例]内装电容器的芯基板参照图20及图21对第6实施例的多层印刷电路板进行说明。
在第6实施例的多层印刷电路板中，在芯基板30中内装有芯片电容器20。
图20是表示第6实施例的多层印刷电路板10的截面图，图21是表示在图20所示的多层印刷电路板10上安装IC芯片90的状态。如图20所示，在多层印刷电路板10中，芯基板30是由树脂基板30A及树脂层30B构成。在树脂基板30A上设置用以收纳电容器20的开口31a。电容器20的电极是通过设置在树脂层30B的层间导通用孔33而得到连接。在芯基板30的上表面上，形成导体电路34及用以形成电源层的导体层34P，此外，在芯基板30的两面形成配置有层间导通用孔60及导体电路58的层间树脂绝缘层50。在芯基板30形成通孔36。在层间树脂绝缘层50的上层形成阻焊剂层70，通过该阻焊剂层70的开口部71，而在层间导通用孔60及导体电路58上形成凸块76U、76D。
如图21中所示，多层印刷电路板10的上面侧的焊锡凸块76U连接于IC芯片90的连接盘92。此外，还安装芯片电容器98。另一方面，安装用于向下侧的焊锡凸块连接的导电性连接插销99。
在此，导体层34E形成为30μm。在该第6实施例中，由于在该芯基板30内内装电容器20，因此，可得到超过第1实施例的效果。
(第6实施例-1)虽然与参照图20所述的第6实施例相同，但如以下这样设定。
芯基板的导体层的厚度30μm芯基板的电源层的厚度30μm层间绝缘层的导体层的厚度15μm(第6实施例-2)虽然与第6实施例相同，但如以下这样设定。
芯基板的导体层的厚度55μm芯基板的电源层的厚度55μm
层间绝缘层的导体层的厚度15μm(第6实施例-3)芯基板的导体层的厚度75μm芯基板的电源层的厚度75μm层间绝缘层的导体层的厚度15μm(第6实施例-4)虽然与第6实施例-1相同，但如以下这样设定。
芯基板的导体层(电源层)的厚度180μm层间绝缘层的导体层的厚度6.0μm(比较例)在第1实施例～第5实施例中，以(芯基板的电源用导体层的厚度和/层间绝缘层的导体层的厚度)≤1作为第1比较例～第5比较例。作为其实例，设定为芯基板的电源用导体层的厚度和15μm、层间绝缘层的导体层的厚度15μm。
(参考例)在第1实施例～第5实施例中，以(芯基板的电源用导体层的厚度和/层间绝缘层的导体层的厚度)＞40的作为第1参考例～第5参考例。作为其实例，设定为芯基板的电源用导体层的厚度和415μm、层间绝缘层的导体层的厚度10μm。
在各个实施例和比较例及参考例的基板上，安装频率3.1GHz的IC芯片，供给相同量的电源，测定在启动时的电压的下降量。显示此时的电压的下降值。成为电源电压1.0V时的变动的电压下降量的值。IC芯片的电压是进行使得能够测定该电压的电路形成于印刷电路板。
此外，进行在各个实施例和比较例及参考例的偏压高温高湿度条件(温度130℃、湿度85％、施加2V)下的可靠性试验。进行试验时间为100hr、300hr、500hr、1000hr，就各个实施例和比较例对IC的有无错误动作、芯导体层的有无导通连接开放进行了验证。将该结果显示在图25、图26中的图表。此外，在电源电压1.0V时，如果变动容许范围为±10％(第3次的电压下降量)，则电压的举动稳定，不引起IC芯片的错误动作等。即，在该情况下，如果电压下降量为0.1V或0.1V以内，则不引起由于电压下降的所造成的对于IC芯片的错误动作等。
由图25、图26而得知通过适当例的所作成的多层印刷电路板不容易出现IC芯片的错误动作或开放等。即，可确保电气连接性和可靠性。
在比较例中，由于引起IC芯片的错误动作，其电连接性有问题发生，由于导体的厚度变薄，结果无法缓冲在可靠性试验下的所发生的应力，发生在导通连接部的剥离。因此，可靠性降低。但是，在芯基板的电源层的厚度和/层间绝缘层的导体层的厚度的比值超过1.2时，出现该效果。
在芯基板的电源层的厚度和/层间绝缘层的导体层的厚度的比值超过40时(参考例)，由于上层的导体电路上的问题(例如引起由于对于上层的导体电路的应力发生或起伏的所造成的紧密接触性的降低等)，因此，可靠性降低。
由试验的结果得知满足电气特性和可靠性的因素是1＜(芯基板的导体层的厚度和/层间绝缘层的导体层的厚度)≤40。
虽然在图25、图26中没有关于第1实施例-6～10的结果，但其与第1实验例-1～5相同。
在图27表示第7实施例的多层印刷电路板的截面图，在第7实施例中，在第5实施例的图13(F)中，在形成芯基板的内层导体层16E、16P时，通过改变喷射压力、蚀刻时间等的蚀刻条件，或者是在喷射式蚀刻装置，仅使用下面进行蚀刻等，使得导体层16E、16P的侧面成为直线状锥形或R面状锥形，调整连结导体层的侧面的上端和下端的直线与芯基板之间所成的角度Θ(参照图27(A)中的所示的导体层16的圆b部的扩大的图27(B)直线状锥形、图27(C)R面状锥形)为如以下的第7实施例-1～第7实施例-9。此外，第7实施例-1～第7实施例-6各自的截面的Θ及其形状(直线状锥形或R面状锥形)是为能够观察内层导体的纵截面进行研磨，并用×100～×1000的显微镜进行截面观察到的实测值。
将tanΘ调整2，将形状调整成R面状锥形。
tanΘ调整成2.8，将形状调整成R面状锥形。
将tanΘ调整成3.5，将形状调整成R面状锥形。
将TanΘ调整成53，将形状调整成R面状锥形。
将TanΘ调整成55，将形状调整成R面状锥形。
将tanΘ调整成53，将形状调整成R面状锥形。
将tanΘ调整成2.8，将形状调整成直线状锥形。
将tanΘ调整成57，将形状调整成直线状锥形。
将tanΘ调整成57，将形状调整成直线状锥形。
接着，对于第7实施例-1～第7实施例-6的多层印刷电路板，进行了下列条件的时间(次数)的HAST试验和热循环试验。对于第7实施例-7、8、9的多层印刷电路板，仅进行了热循环试验。将该结果显示于图28中的图表。此外，将横轴为tanΘ及纵轴为绝缘电阻和电阻率变化的图，显示在图29中。
HAST试验的条件及时间条件85℃×85％×3.3V时间115hr试验后的绝缘电阻为107Ω或107Ω以上的为合格。
热循环试验条件-55℃×5分钟25℃×5分钟次数1000次试验后的电阻率变化为±10％或±10％以内的为合格。此外，测定与后面叙述的第8实施例相同。
由图28及图29的结果得知在Θ满足2.8＜tanΘ＜55的关系式时，同时满足绝缘可靠性和连接可靠性。
解析HAST试验后的第7实施例-1的多层印刷电路板和热循环试验后的第7实施例-6的多层印刷电路板。
在第7实施例-6中，得知由于以多层芯基板的内层的导体层的侧壁和绝缘树脂间的界面作为起点破裂或其界面剥离而引起电阻的上升。
在第7实施例-1中，得知由于在多层芯基板的内层的导体层的基底的导体层间(绝缘层上)散布有的蚀刻残留铜，而引起绝缘电阻的降低。并且，在Θ满足2.8＜tanΘ＜55时，提高绝缘可靠性或连接可靠性。
此外，通过图28的第7实施例-2、4、6(图27(C)R面状锥形)和第7实施例-7～第7实施例-9(图27(B)直线状锥形)间的比较而得知关于导体层的侧面的形状，R面状锥形的连接可靠性比直线状锥形的好。推测这是由于R面状增加了导体层的侧面和绝缘树脂间的紧密接合强度，分散了应力，因此更难以发生破裂或剥离的缘故。
第8实施例是依据第5实施例，在图13(F)中，如以下而进行芯基板的内层导体层16E、16P的电路形成，这是所谓隆起法，以蚀刻液的主成分作为氯化亚铜，通过喷嘴(距离基板一定距离而上下设置)对通过输送器而搬送至蚀刻区域的基板喷洒喷射该蚀刻液。改变蚀刻方法或蚀刻条件，或者是在主成分添加抑制剂，将锥形的形状或导体层的侧面的角度调整为以下的第8实施例-1～第8实施例-30的那样。此外，第8实施例-1～第8实施例-30各自的Θ及其形状(直线状锥形或R面状锥形)是为能够观察内层导体的纵截面进行研磨，并用×100～×1000的带有刻度的显微镜进行截面观察到的实测值。此外，截面观察是用制品之外的在相同条件下制作成的导体层的侧面形状观察用基板而进行。测定数目是将1个制品分割成为4部分，对各部份随机地各测定2点(合计为8个数据)。
此外，在各个实施例中，在制作多层芯时的图13(E)，仅改变铜箔的厚度，来改变内层导体层的厚度。
上述抑制剂是吸附于铜上而抑制铜与基板(侧面蚀刻)在水平方向上蚀刻的添加剂，能够使得上述Θ变大。作为该抑制剂有苯并三唑等，可以通过改变其浓度而控制抑制侧面蚀刻的程度。为了高浓度地添加苯并三唑，因此，能够同时添加表面活性剂(两性表面活性剂烷基二甲基胺基乙酸甜菜碱及非离子性表面活性剂聚氧化乙烯烷基醚)，使得导体层的侧面成为更加接近于垂直的形状。
「第8实施例-1」内层导体层的厚度30μm
图15(B)的34、34P、34E的导体厚度20μm。
抑制剂对于蚀刻液的添加抑制剂未添加蚀刻方法使用的喷嘴全圆锥形喷嘴(呈放射状地进行喷洒喷射的喷嘴)喷嘴的摇动(摇头)有使用的喷嘴仅下面在第8实施例-1，用全圆锥形喷嘴在摇头的状态下放射状地对于未添加材的蚀刻液进行喷洒，从而使得导体层的侧面成为R面状锥形，tanΘ是1.6～2.5(8个数据中的最小值～最大值)。
「第8实施例-2」在第8实施例-1中，将内层导体的厚度由30μm改变成为45μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ1.4～2.1(8个数据中的最小值～最大值)「第8实施例-3」在第8实施例-1，将内层导体的厚度由30μm改变成为60μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ1.4～2.1(8个数据中的最小值～最大值)「第8实施例-4」在第8实施例-1，将内层导体的厚度由30μm改变成为100μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ1.3～1.9(8个数据中的最小值～最大值)「第8实施例-5」在第8实施例-1中，将内层导体的厚度由30μm改变成为125μm，使得图14(A)的预浸树脂布的厚度成为225μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ1.3～1.9(8个数据中的最小值～最大值)「第8实施例-6」在第8实施例-1中，将内层导体的厚度由30μm改变成为150μm，使得图14(A)的预浸树脂布的厚度成为250μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ1.2～1.7(8个数据中的最小值～最大值)「第8实施例-7」内层导体层的厚度30μm图15(B)的34、34P、34E的导体厚度20μm。
抑制剂对于蚀刻液的添加抑制剂添加苯并三唑(BTA)1200ppm、表面活性剂450ppm。
蚀刻方法使用的喷嘴缝隙喷嘴(呈直线状地进行喷洒喷射的喷嘴)喷嘴的摇动(摇头)无使用的喷嘴仅上面在第8实施例-7中，在蚀刻液中添加抑制剂，通过缝隙喷嘴呈直线状地进行喷洒，因此，其tanΘ比第8实施例-1～第8实施例-6中的tanΘ大。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ3.0～10.8(8个数据中的最小值～最大值)「第8实施例-8」在第8实施例-7中，将内层导体的厚度由30μm改变成为45μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ3.0～11.0(8个数据中的最小值～最大值)「第8实施例-9」在第8实施例-7，将内层导体的厚度由30μm改变成为60μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ3.0～11.2(8个数据中的最小值～最大值)「第8实施例-10」在第8实施例-7，将内层导体的厚度由30μm改变成为100μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ2.8～11.2(8个数据中的最小值～最大值)「第8实施例-11」在第8实施例-7，将内层导体的厚度由30μm改变成为125μm，使得图14(A)的预浸树脂布的厚度成为225μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ2.7～11.0(8个数据中的最小值～最大值)「第8实施例-12」在第8实施例-7，将内层导体的厚度由30μm改变成为150μm，使得图14(A)的预浸树脂布的厚度成为250μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ2.7～11.4(8个数据中的最小值～最大值)「第8实施例-13」内层导体层的厚度30μm图15(B)的34、34P、34E的导体厚度20μm。
抑制剂对于蚀刻液的添加抑制剂添加苯并三唑(BTA)1000ppm、表面活性剂450ppm。
蚀刻方法使用的喷嘴缝隙喷嘴(直线状地进行喷洒喷射的喷嘴)喷嘴的摇动(摇头)无使用的喷嘴仅下面在第8实施例-13中，使添加于蚀刻液中的抑制剂的量少于第8实施例-7，仅用下面的缝隙喷嘴而进行喷洒，因此，与第8实施例-7比较时，tanΘ是下面的值相等但其范围变小。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ3.0～5.3(8个数据中的最小值～最大值)「第8实施例-14」在第8实施例-13中，将内层导体的厚度由30μm改变成为45μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ3.1～5.4(8个数据中的最小值～最大值)「第8实施例-15」在第8实施例-13中，将内层导体的厚度由30μm改变成为60μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ3.1～5.4(8个数据中的最小值～最大值)「第8实施例-16」在第8实施例-13中，将内层导体的厚度由30μm改变成为100μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ2.7～5.5(8个数据中的最小值～最大值)「第8实施例-17」在第8实施例-13中，将内层导体的厚度由30μm改变成为125μm，使得图14(A)的预浸树脂布的厚度成为225μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ2.9～5.7(8个数据中的最小值～最大值)「第8实施例-18」在第8实施例-13中，将内层导体的厚度由30μm改变成为150μm，使得图14(A)的预浸树脂布的厚度成为250μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ2.7～5.7(8个数据中的最小值～最大值)「第8实施例-19」在第8实施例-7中，仅用下面的缝隙喷嘴而进行蚀刻。结果，相对于第8实施例-7，其tanΘ的范围变小。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ4.2～10.8(8个数据中的最小值～最大值)「第8实施例-20」在第8实施例-19中，将内层导体的厚度由30μm改变成为45μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ4.0～11.0(8个数据中的最小值～最大值)「第8实施例-21」在第8实施例-19中，将内层导体的厚度由30μm改变成为60μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ3.8～11.0(8个数据中的最小值～最大值)「第8实施例-22」在第8实施例-19中，将内层导体的厚度由30μm改变成为100μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ3.7～11.2(8个数据中的最小值～最大值)「第8实施例-23」
在第8实施例-19中，将内层导体的厚度由30μm改变成为125μm，使得图14(A)的预浸树脂布的厚度成为225μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ3.7～11.4(8个数据中的最小值～最大值)「第8实施例-24」在第8实施例-19中，将内层导体的厚度由30μm改变成为150μm，使得图14(A)的预浸树脂布的厚度成为250μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状R面tanΘ3.7～11.3(8个数据中的最小值～最大值)「第8实施例-25」在第8实施例-19中，使得苯并三唑的浓度成为1800ppm。结果，导体层的侧面形状成直线状锥形。
导体层的侧面形状和Θ的测定结果锥形的形状直线tanΘ4.0～10.8(8个数据中的最小值～最大值)「第8实施例-26」在第8实施例-25中，将内层导体的厚度由30μm改变成为45μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状直线tanΘ4.0～10.8(8个数据中的最小值～最大值)「第8实施例-27」在第8实施例-25中，将内层导体的厚度由30μm改变成为60μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状直线tanΘ4.0～11.0(8个数据中的最小值～最大值)「第8实施例-28」在第8实施例-25中，将内层导体的厚度由30μm改变成为100μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状直线tanΘ3.7～11.2(8个数据中的最小值～最大值)「第8实施例-29」在第8实施例-25中，将内层导体的厚度由30μm改变成为125μm，使得图14(A)的预浸树脂布的厚度成为225μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状直线tanΘ3.8～11.4(8个数据中的最小值～最大值)「第8实施例-30」在第8实施例-25中，将内层导体的厚度由30μm改变成为150μm，使得图14(A)的预浸树脂布的厚度成为250μm。除此以外相同。
导体层的侧面形状和Θ的测定结果锥形的形状直线tanΘ3.7～11.4(8个数据中的最小值～最大值)(第8比较例-1)是在第8比较例-1中，使得图13(E)的铜箔厚度成为7.5μm，图15(B)的34、34P、34E的导体厚度成为7.5μm。即，芯基板的电源用导体层的厚度和与层间绝缘层上的导体电路58的厚度相等。
(第8比较例-2)是在第8比较例-7中，使得图13(E)的铜箔厚度成为7.5μm，图15(B)的34、34P、34E的导体厚度成为7.5μm。即，芯基板的电源用导体层的厚度和与层间绝缘层上的导体电路58的厚度相等。
(第8比较例-3)是在第8比较例-13中，使得图13(E)的铜箔厚度成为7.5μm，图15(B)的34、34P、34E的导体厚度成为7.5μm。即，芯基板的电源用导体层的厚度和与层间绝缘层上的导体电路58的厚度相等。
(第8比较例-4)是在第8比较例-19中，使得图13(E)的铜箔厚度成为7.5μm，图15(B)的34、34P、34E的导体厚度成为7.5μm。即，芯基板的电源用导体层的厚度和与层间绝缘层上的导体电路58的厚度相等。
将第8实施例、第8比较例各自的多层印刷电路板的锥形形状和tanΘ显示于图30。此外，通过以下说明的方法对第8实施例和第8比较例的多层印刷电路板确认了其所搭载的IC芯片是否有错误动作。
作为IC芯片是将从以下的No.1～4所选出的任何一种IC芯片安装于各多层印刷电路板，进行100次的同时开关，评价有无错误动作。
将各个多层印刷电路板及同时开关试验的结果，显示在图30。
No.1驱动频率3.06GHz、总线频率(FSB)533MHzNo.2驱动频率3.2GHz、总线频率(FSB)800MHz
No.3驱动频率3.4GHz、总线频率(FSB)800MHzNo.4驱动频率3.46GHz、总线频率(FSB)1066MHz此外，对于安装了IC的第8实施例19-30的多层印刷电路板进行1000次、2000次的与第7实施例的同样的热循环试验，评价连接电阻。连接电阻是这样测定的测定从多层印刷电路板的背面的测定用端子1通过IC而与多层印刷电路板的背面的测定用端子2相连的闭合电路的连接电阻。如果(热循环后的连接电阻-初始值的连接电阻)/初始值的连接电阻×100在±10％以内的话，则作为○，其以外者为×。
由安装No.1的IC芯片的结果而得知根据本发明的多层印刷电路板，不发生错误动作。此外，由安装了No.2的IC芯片的第8实施例-1和第8实施例-7、13、19、25的比较得知如果芯基板的导体层的厚度大于层间绝缘层上的导体电路的厚度、tanΘ的值≥2.7，则不容易发生错误动作。第8实施例-1由于内层的导体层的导体体积小，则电源层的电阻变高，所以，推测在电源的供给产生延迟而发生错误动作。此外，根据安装了No.3的IC芯片的多层印刷电路板，如果内层导体层的厚度成为60～100μm，则无错误动作发生，但是，在tanΘ的值小的第8实施例-1、2和tanΘ的范围大的第8实施例-11、12中，发生错误动作。推测在第8实施例-11、12发生错误动作是由于贯通多层芯的信号用通孔的阻抗在各个通孔的差异变大而在信号到达上产生差异的缘故。在比较安装了No.4的IC芯片的第8实施例-19～24和第8实施例-25～30的多层印刷电路板时，得知在锥形形状为R面时，不容易发生错误动作。推测这是由于内层导体层的侧面形状成为直线状时，与R面的多层印刷电路板相比，信号用通孔的所感觉到的阻抗差(参照图31)变大，因此，信号的反射变得更多，或者是由于导体层侧面和绝缘层间的紧密接合所带来的影响。
此外，由第8实施例-13～24而得知tanΘ为2.7～5.7或3.7～11.4时，内层导体的厚度最好是45～150μm。
将第8实施例-14～18、20～24的多层印刷电路板放置在高温·高湿度(85度·85％)下100小时，在安装了No.4的IC芯片后，进行同时开关。内层导体层的厚度成为60～150μm的第8实施例-15～18、21～24不发生错误动作，但在第8实施例-14、20中，观察到了错误动作。推测这是由于高温·高湿试验而使导体的电阻值上升的缘故。由该结果得知tanΘ为2.7～5.7或3.7～11.4，作为内层导体的厚度更加理想是60～150μm。
「第9实施例」按照所述的第5实施例而制作第9实施例-1～第9实施例-28和第9比较例-1～第9比较例-3的多层印刷电路板。但是，在各个的实施例、比较例中，改变芯基板的导体层的厚度、芯基板的导体层的层数、不具有虚设连接盘的通孔数、不具有虚设连接盘的区域、层间绝缘层上的导体层的厚度。在改变内层的导体层的厚度时，在图13(E)中，改变了铜箔的厚度。在改变芯基板的表背面的导体层的厚度时，改变了图14(B)的铜箔厚度、图14(D)、图15(A)的电镀厚度。在改变芯基板的导体层的层数时，在图14(B)的工序后，通过反复地进行规定次数的电路形成、电路表面的粗化、预浸树脂布和铜箔的层叠来进行。在改变不具有虚设连接盘的通孔数或不具有虚设连接盘的区域时，在图13(F)的电路形成(添加)时，通过改变用以蚀刻铜箔的蚀刻阻剂形成时的曝光掩模而进行。在改变层间绝缘层上的导体层的厚度时，在图3(C)，通过改变电镀厚度来进行。
以下，表示各个实施例和比较例的芯层数、电源用导体层的厚度、层间绝缘层上的导体层的厚度、不具有虚设连接盘的通孔数及其区域等。
(第9实施例-1)4层芯基板的内层的电源用导体层的厚度25μm4层芯基板的表层的电源用导体层的厚度15μm芯基板的电源用导体层的厚度和40μm层间绝缘层上的导体层的厚度20μm(第9实施例-2)4层芯基板的内层的电源用导体层的厚度15μm4层芯基板的表层的电源用导体层的厚度9μm芯基板的电源用导体层的厚度和24μm层间绝缘层上的导体层的厚度20μm(第9实施例-3)4层芯基板的内层的电源用导体层的厚度45μm4层芯基板的表层的电源用导体层的厚度15μm芯基板的电源用导体层的厚度和60μm层间绝缘层上的导体层的厚度20μm(第9实施例-4)4层芯基板的内层的电源用导体层的厚度60μm4层芯基板的表层的电源用导体层的厚度15μm芯基板的电源用导体层的厚度和75μm层间绝缘层上的导体层的厚度20μm(第9实施例-5)14层芯基板的各个内层的电源用导体层的厚度100μm14层芯基板的表层的电源用导体层的厚度15μm芯基板的电源用导体层的厚度和615μm层间绝缘层上的导体层的厚度20μm(第9实施例-6)18层芯基板的各个内层的电源用导体层的厚度100μm
18层芯基板的表层的电源用导体层的厚度15μm芯基板的电源用导体层的厚度和815μm间绝缘层上的导体层的厚度20μm(第9实施例-7)4层芯基板的内层的电源用导体层的厚度15μm4层芯基板的表层的电源用导体层的厚度45μm芯基板的电源用导体层的厚度和60μm层间绝缘层上的导体层的厚度20μm(第9实施例-8)4层芯基板的内层的电源用导体层的厚度15μm4层芯基板的表层的电源用导体层的厚度60μm芯基板的电源用导体层的厚度和75μm层间绝缘层上的导体层的厚度20μm(第9实施例-9)4层芯基板的内层的电源用导体层的厚度50μm4层芯基板的表层的电源用导体层的厚度15μm芯基板的电源用导体层的厚度和65μm层间绝缘层上的导体层的厚度20μm(第9实施例-10)4层芯基板的内层的电源用导体层的厚度150μm4层芯基板的表层的电源用导体层的厚度15μm芯基板的电源用导体层的厚度和165μm层间绝缘层上的导体层的厚度20μm此外，在上述第5实施例的(4)＜外层绝缘层及导体层的形成＞工序中，使用300μm厚度的预浸树脂布。
(第9实施例-11)4层芯基板的内层的电源用导体层的厚度175μm
4层芯基板的表层的电源用导体层的厚度15μm芯基板的电源用导体层的厚度和190μm层间绝缘层上的导体层的厚度20μm此外，在上述第5实施例的(4)＜外层绝缘层及导体层的形成＞工序中，使用300μm厚度的预浸树脂布。
(第9实施例-12)4层芯基板的内层的电源用导体层的厚度200μm4层芯基板的表层的电源用导体层的厚度15μm芯基板的电源用导体层的厚度和215μm层间绝缘层上的导体层的厚度20μm此外，在上述第5实施例的(4)＜外层绝缘层及导体层的形成＞工序中，使用了300μm厚度的预浸树脂布。
(第9实施例-13)在第9实施例-3中，使得一部分电源用通孔和接地用通孔，为不具有在上述第5实施例的(5)＜内层金属层的电路形成工序＞中所显示的虚设连接盘的通孔。该区域是IC正下部，不具有虚设连接盘的电源用通孔数是相对于全部电源用通孔为50％，不具有虚设连接盘的接地用通孔数是相对于全部接地用通孔为50％。
(第9实施例-14)在第9实施例-3中，使得IC正下部的全部电源用通孔和全部接地用通孔，成为在上述第5实施例的(5)＜内层金属层的电路形成工序＞中所显示的不具有虚设连接盘的通孔。
(第9实施例-15)在第9实施例-9中，使得一部分电源用通孔和接地用通孔，为不具有在上述第5实施例的(5)＜内层金属层的电路形成工序＞中所示的虚设连接盘的通孔。该区域是IC正下部，不具有虚设连接盘的电源用通孔数相对于全部电源用通孔为50％，不具有虚设连接盘的接地用通孔数相对于全部接地用通孔为50％。
(第9实施例-16)在第9实施例-9中，使得IC正下部的全部电源用通孔和全部接地用通孔，成为在上述第5实施例的(5)＜内层金属层的电路形成工序＞中的所示的不具有虚设连接盘的通孔。
(第9实施例-17)在第9实施例-4中，使得一部分电源用通孔和接地用通孔，为不具有在上述第5实施例的(5)＜内层金属层的电路形成工序＞中所示的虚设连接盘的通孔。该区域是IC正下部，不具有虚设连接盘的电源用通孔数相对于全部电源用通孔为50％，不具有虚设连接盘的接地用通孔数相对于全部接地用通孔为50％。
(第9实施例-18)在第9实施例-4中，使得IC正下部的全部电源用通孔和全部接地用通孔，为在上述第5实施例的(5)＜内层金属层的电路形成工序＞中所示的不具有虚设连接盘的通孔。
(第9实施例-19)在第9实施例-10中，使得一部分电源用通孔和接地用通孔，为不具有在上述第5实施例的(5)＜内层金属层的电路形成工序＞中所示的虚设连接盘的通孔。该区域是IC正下部，不具有虚设连接盘的电源用通孔数相对于全部电源用通孔为50％，不具有虚设连接盘的接地用通孔数相对于全接地用通孔为50％。
(第9实施例-20)在第9实施例-10中，使得IC正下部的全部电源用通孔和全部接地用通孔，为在上述第5实施例的(5)＜内层金属层的电路形成工序＞中所示的不具有虚设连接盘的通孔。
(第9实施例-21)在第9实施例-11中，使得一部分电源用通孔和接地用通孔，为不具有在上述第5实施例的(5)＜内层金属层的电路形成工序＞中所示的虚设连接盘的通孔。该区域是IC正下部，不具有虚设连接盘的电源用通孔数相对于全部电源用通孔为50％，不具有虚设连接盘的接地用通孔数相对于全部接地用通孔为50％。
(第9实施例-22)在第9实施例-11中，使得IC正下部的全部电源用通孔和全部接地用通孔，为在上述第5实施例的(5)＜内层金属层的电路形成工序＞中所示的不具有虚设连接盘的通孔。
(第9实施例-23)在第9实施例-12中，使得一部分电源用通孔和接地用通孔，为不具有在上述第5实施例的(5)＜内层金属层的电路形成工序＞中所显示的虚设连接盘的通孔。该区域是IC正下部，不具有虚设连接盘的电源用通孔数相对于全部电源用通孔为50％，不具有虚设连接盘的接地用通孔数相对于全部接地用通孔为50％。
(第9实施例-24)在第9实施例-12中，使得IC正下部的全部电源用通孔和全部接地用通孔，为在上述第5实施例的(5)＜内层金属层的电路形成工序＞中所示的不具有虚设连接盘的通孔。
(第9实施例-25)在第9实施例-7中，使得一部分电源用通孔和接地用通孔，为不具有在上述第5实施例的(5)＜内层金属层的电路形成工序＞中所示的虚设连接盘的通孔。该区域是IC正下部，不具有虚设连接盘的电源用通孔数相对于全部电源用通孔为50％，不具有虚设连接盘的接地用通孔数相对于全部地接地用通孔为50％。
(第9实施例-26)在第9实施例-7中，使得IC正下部的全部电源用通孔和全部接地用通孔，为在上述第5实施例的(5)＜内层金属层的电路形成工序＞中所示的不具有虚设连接盘的通孔。
(第9实施例-27)6层芯基板的各个内层的电源用导体层的厚度32.5μm6层芯基板的表层的电源用导体层的厚度15μm芯基板的电源用导体层的厚度和80μm层间绝缘层上的导体层的厚度20μm(第9实施例-28)4层芯基板的内层的电源用导体层的厚度125μm4层芯基板的表层的电源用导体层的厚度15μm芯基板的电源用导体层的厚度和140μm层间绝缘层上的导体层的厚度20μm(第9比较例-1)4层芯基板的内层的电源用导体层的厚度10μm4层芯基板的表层的电源用导体层的厚度10μm芯基板的电源用导体层的厚度和20μm层间绝缘层上的导体层的厚度20μm(第9比较例-2)18层芯基板的各个内层的电源用导体层的厚度100μm18层芯基板的表层的电源用导体层的厚度40μm芯基板的电源用导体层的厚度和840μm层间绝缘层上的导体层的厚度20μm(第9比较例-3)22层芯基板的各个内层的电源用导体层的厚度100μm22层芯基板的表层的电源用导体层的厚度15μm芯基板的电源用导体层的厚度和1015μm层间绝缘层上的导体层的厚度20μm此外，在第9实施例、第9比较例的多层印刷电路板中，没有关于虚设连接盘的记载的是全部的通孔具有虚设连接盘。
在第9比较例-1～第9比较例-12、第9实施例-27、28和第9比较例-1～第9比较例-3的多层印刷电路板上，安装频率3.1GHz的IC芯片，供给相同量的电源，测定在启动时的电压的下降量(相当于发生多次的电压下降中的第3次的下降量)。此外，由于不能在IC上直接测定IC的电压，因此，在印刷电路板上形成可测定的电路，测定IC的电压。将此时的电压下降量的值表示在图32、图33中，成为在电源电压1.0V时的变动的电压下降量的值。
此外，对第9实施例-1～第9实施例-12、第9实施例-28和第9比较例-1～第9比较例-3的印刷电路板进行HAST试验(85℃、湿度85％、施加3.3V)。此外，被评价图案是形成于芯基板上的绝缘电阻评价用测试图案。将该结果表示在图32中。试验时间是115hr，115小时后的绝缘电阻值≥107Ω的为合格，小于107Ω的为不良。
此外，第9实施例-3、4、7、8是在印刷电路板的制作中，进行最小线间、线宽形成能力评价图案(参照第5实施例的(10)工序)的评价。将该结果作为形成能力表示于图34中。在图中，○表示无短路，×表示在相邻接的配线有短路存在。
对于各种α1/α2而将电压下降量和HAST后的绝缘电阻的结果表示在图32、图33中。HAST试验后的结果是记载合格为○、不良为×。此外，将对于各种α1/α2的电压下降量而进行图示化后的表示在图35中。
在图32、图33的结果中，若在电源电压1.0V时、变动容许范围为±10％(第3次的电压下降量)，则电压的举动稳定，不引起IC芯片的错误动作等。即，在该情况下，若电压下降量≤0.1V，则不引起由于电压下降所造成的对IC芯片的错误动作等。从而，若电压下降量≤0.09V，则增加稳定性。因此，(多层芯基板的电源用导体层的厚度和/层间绝缘层上的导体层的厚度)的比值是可以超过1.0。此外，如果是1.2≤(多层芯基板的电源用导体层的厚度和/层间绝缘层上的导体层的厚度)≤40的范围，则是变动容许范围内。
但是，在该值超过8.25时，开始进行上升，在超过40时，电压下降量超过0.1V。推测这是由于多层芯基板的导体层变厚，或者内层的层数增加，使得通孔长度变长，在向IC供给电源需要时间的缘故。
但是，即使(多层芯基板的电源用导体层的厚度和/层间绝缘层上的导体层的厚度)为上述范围，仅1层的导体层变厚的第9实施例-11、12，其芯基板的绝缘可靠性也比其他的实施例的差而成为不良(参照图32)。由此得知不仅是仅1层变厚，通过对于芯进行多层化，使得电源用导体层的厚度和成为上述范围，则可获得即使搭载高频的IC，也不发生错误动作，绝缘可靠性良好的印刷电路板。
此外，在解析第9实施例-11、12的芯基板的绝缘性评价用测试图案时，使得线间的间隔变窄。推测因为如此而使得绝缘电阻低于规格。此外，也由图34的第9实施例-3、4和第9实施例-7、8的比较而得知多层芯基板的表背面的导体层的厚度最好比内层的导体层的厚度薄。这是由于在表背面形成厚导体层时，在其影响下而使得层间剂呈起伏，则在层间绝缘层上无法形成微细的配线的缘故。
对于按照第9实施例-1～12、27、28、第9比较例-1～3所制造的多层印刷电路板，通过以下说明的方法而确认其在搭载的IC芯片上是否有错误动作。
作为IC芯片是将由以下的No.1～3所选出的任何一种IC芯片安装于各个多层印刷电路板，进行100次的同时开关，评价有无错误动作。
将这些结果，表示于图33中。
No.1驱动频率3.06GHz、总线频率(FSB)533MHzNo.2驱动频率3.2GHz、总线频率(FSB)800MHzNo.3驱动频率3.46GHz、总线频率(FSB)1066MHz由安装No.1的IC芯片的结果得知若1.0＜α1/α2的比率≤40，则在IC没有观察到错误动作。推测这是由于电源层的导体电阻低，因此，瞬间地进行对于IC的电源供给的缘故。由安装No.2的IC芯片的结果得知在IC的驱动频率变得更加高速度时，因为必须在更短的短时间，向IC供给电源，因此，存在更加适当的范围。在多层芯的内层的导体层变厚的第9实施例-11、12或内层的层数变多的第9实施例-5、6中而发生错误动作的理由，推测是除了在由于芯基板变厚所造成的电源的供给需要时间以外，也可能在信号传达至信号用通孔(IC信号电路电连接的通孔)时发生恶化。在信号用通孔贯通4层芯的状态下，该通孔由上面开始依次贯通绝缘层(图18中的表层的电源层和内层的接地层间的绝缘层)、接地层、绝缘层(图18中的内层的接地层和内层的电源层间的绝缘层)、电源层、绝缘层(图18中的内层的电源层和背面的接地层间的绝缘层)。信号配线是由于周围的接地或电源的有无等而改变阻抗，因此，例如以表层的电源层和接地层之间的绝缘层及接地层间的界面为界而阻抗值不同。因此，在该界面上产生信号的反射。即使是在其他界面也产生同样现象。推测此种阻抗的变化量是随着信号用通孔和接地层、电源层之间的距离越加接近，接地层、电源层的厚度越厚，界面数越多，而变得越大，因此，在第9实施例-5、6、11、12中发生错误动作。此外，推测在第9实施例-1、2，是由于电源层的厚度和小的缘故。
此外，由安装No.3的IC的结果得知在IC还更加进行高速度化时，α1/α2为3～7的4层芯时而有效。推测这是由于能够同时达到在短时间的电源供给和防止信号恶化的缘故。此外，由第9实施例-3、4和第9实施例-7、8的比较而得知从电方面考虑在内层配置厚导体层者也是有利的。推测这是由于在内层具有厚导体层，因此，由于电源用通孔和内层的接地层间及接地用通孔和内层的电源层间的相互作用而使得电感变小的缘故。
通过以下说明的方法对于按照第9实施例-13～26所制造的多层印刷电路板确认了其搭载的IC芯片上是否有错误动作。
IC芯片是将由以下的No.1～3所选出的任何一种IC芯片安装于各个多层印刷电路板，进行100次的同时开关，评价有无错误动作。
将这些结果显示在图36。在图中所使用的TH是通孔的缩写。
No.1驱动频率3.06GHz、总线频率(FSB)533MHzNo.2驱动频率3.2GHz、总线频率(FSB)800MHzNo.3驱动频率3.46GHz、总线频率(FSB)1066MHz比较第9实施例-10和第9实施例-19、20得知通过成为不具有虚设连接盘的通孔，从而难以发生IC的错误动作。推测这是由于不具有虚设连接盘的部分、电位相反的通孔和内层的导体层接近，因此减少互感的缘故。或者是推测这是由于电流容易流动在导体的表面，因此没有虚设连接盘的部分、电流动的配线长度变短的缘故。
将第9实施例-3、4、13、14、17、18、28的印刷电路板放置在高温·高湿度(85度·85％)的环境下100小时。然后，在各个印刷电路板上安装上述的No.3IC芯片，进行同时开关，确认有无错误动作。除了第9实施例-3以外，都没有错误动作。推测由于高温·高湿度试验而使得导体层的电阻变大，因此在第9实施例-3中发生错误动作。推测其他实施例也相同，电阻上升，但是，相对于第9实施例-3，其他实施例是导体层的厚度厚，或者是成为不具有虚设连接盘的通孔，因此，其电感低于第9实施例-3的电感，所以不发生错误动作。因此，认为内层的导体层的厚度最好是60μm～125μm。能够由以上而推测在成为多层芯时，不具有内层的导体厚度和虚设连接盘的通孔彼此相互影响。
(第10实施例)在第8实施例-14～18、20～24的多层印刷电路板中，在图13(F)的工序中，使得IC正下方的电源用通孔和接地用通孔为不具有虚设连接盘的通孔。其数目是两者都相对于全部电源用通孔、全部接地用通孔以50、100％的2种水准而制作的。将这些作为第10实施例-1～20。将第10实施例-1～20的印刷电路板放置在高温·高湿度(85度·85％)下100小时。然后，安装在第8实施例的评价试验所使用的No.4的IC芯片，进行同时开关。将该结果显示在图37。由该结果得知通过使得通孔成为不具有虚设连接盘的通孔，使得导体层的侧壁成为锥形，而其结果变得更加良好。
此外，实施例7～10的内层的接地层的导体厚度与内层的电源层的导体厚度相同，芯基板的背面的接地层的导体厚度与表面的电源层的导体厚度相同。因此，接地层的导体厚度和与电源层也是的同样厚度，从而能够降低噪音，难以发生错误动作。
附图中附图标记的说明12金属层(金属板)14树脂层16导体电路16P导体层16E导体层18树脂层
30基板32铜箔34导体电路34P导体层34E导体层36通孔40树脂填充层50层间树脂绝缘层58导体电路60层间导通用孔70阻焊剂层71开口76U、76D焊锡凸块90IC芯片94子板98片状电容器
权利要求
1.一种多层印刷电路板，在芯基板上形成层间绝缘层和导体层，通过层间导通用孔被进行电连接，其特征在于，所述芯基板上的导体层的厚度大于层间绝缘层上的导体层的厚度；所述芯基板上的导体层的侧面为锥形状，设连结该导体层的侧面的上端和下端的直线与芯基板的水平面所成的角度为Θ时，所述Θ满足2.8＜tanΘ＜55的关系式。
2.根据权利要求1所述的多层印刷电路板，其特征在于，设所述芯基板上的导体层的厚度为α1、层间绝缘层上的导体层的厚度为α2时，α1和α2是α2＜α1≤40α2。
3.根据权利要求1所述的多层印刷电路板，其特征在于，所述α1是1.2α2≤α1≤40α2。
4.根据权利要求1至3项中任一项所述的多层印刷电路板，其特征在于，所述芯基板的表面及背面的导体层分别是电源层用的导体层或接地用的导体层。
5.根据权利要求1至4项中任一项所述的多层印刷电路板，其特征在于，电容器安装于其表面上。
6.一种多层印刷电路板，在芯基板上形成层间绝缘层和导体层，通过层间导通用孔被进行电连接，其特征在于，所述芯基板是在表背面具有导体层并且在内层具有厚导体层的3层或3层以上的多层芯基板；所述芯基板的内层的导体层和表背面的导体层内的至少1层是电源层用的导体层或接地用的导体层。
7.一种多层印刷电路板，在芯基板上形成层间绝缘层和导体层，通过层间导通用孔被进行电连接，其特征在于，所述芯基板是在表背面具有导体层并且在内层具有厚导体层的3层或3层以上的多层芯基板；所述芯基板的内层的导体层中的至少1层是电源层用的导体层或接地用的导体层，表背面内的至少1层导体层是由信号线构成。
8.根据权利要求6或7所述的多层印刷电路板，其特征在于，所述芯基板的内层的导体层的厚度大于层间绝缘层上的导体层的厚度。
9.根据权利要求6至8中任一项所述的多层印刷电路板，其特征在于，所述芯基板的内层的导体层是2层或2层以上。
10.根据权利要求6至9中任一项所述的多层印刷电路板，其特征在于，所述芯基板是这样构成的在电绝缘的金属板的两面隔着树脂层形成所述内层的导体层，并在该内层的导体层的外侧隔着树脂层形成所述表背面的导体层。
11.根据权利要求6至10中任一项所述的多层印刷电路板，其特征在于，所述芯基板是在内层具备厚度厚的导体层，在表层具备厚度薄的导体层。
12.根据权利要求6至11中任一项所述的多层印刷电路板，其特征在于，所述芯基板的内层的各导体层是电源用的导体层或接地用的导体层中的任何一种导体层。
13.根据权利要求6、8至12中任一项所述的多层印刷电路板，其特征在于，所述芯基板的表面的导体层是电源用的导体层或接地用的导体层，背面的导体层是电源用的导体层或接地用的导体层。
14.根据权利要求6至13中任一项所述的多层印刷电路板，其特征在于，所述电源用的导体层和所述接地用的导体层被交替地进行配置。
15.根据权利要求6至14中任一项所述的多层印刷电路板，其特征在于，所述芯基板的内层的导体层的侧面或/和表面的导体层的侧面成为锥形状，设连结该导体层的侧面的上端和下端的直线与芯基板的水平面所成的角度为Θ时，所述Θ满足2.8＜tanΘ＜55的关系式。
16.根据权利要求6至15中任一项所述的多层印刷电路板，其特征在于，设对所述芯基板的表层的电源用的导体层厚度和内层的电源用的导体层厚度相加而得到的厚度为α1、设层间绝缘层上的导体层的厚度为α2时，α1和α2是α2＜α1≤40α2。
17.根据权利要求6至15中任一项所述的多层印刷电路板，其特征在于，设对所述芯基板的表层的接地用的导体层厚度和内层的接地用的导体层厚度相加而得到的厚度为α1、层间绝缘层上的导体层的厚度为α2，α1和α2是α2＜α1≤40α2。
18.根据权利要求6至15中任一项所述的多层印刷电路板，其特征在于，设对所述芯基板的表层的电源用的导体层厚度和内层的电源用的导体层厚度相加而得到的厚度为α1、设层间绝缘层上的导体层的厚度为α2时，α1和α2是α2＜α1≤40α2；设对所述芯基板的表层的接地用的导体层厚度和内层的接地用的导体层厚度相加而得到的厚度为α3、设层间绝缘层上的导体层的厚度为α2时，α2和α3是α2＜α3≤40α2。
全文摘要
本发明提供一种多层印刷电路板，提供一种在高频区域的IC芯片、特别是即使超过3GHz也不发生错误动作或错误的封装基板。将芯基板(30)上的导体层(34P)形成为厚度30μm，将层间树脂绝缘层(50)上的导体电路(58)形成为15μm。可以通过使导体层(34P)变厚，而增加导体本身的体积，从而降低电阻。并且，可以通过将导体层(34)用作电源层，而提高电源对于IC芯片的供给能力。
文档编号H05K3/46GK1771772SQ200580000229
公开日2006年5月10日 申请日期2005年2月3日 优先权日2004年2月4日
发明者稻垣靖, 佐野克幸 申请人:揖斐电株式会社