专利名称：显示装置的制作方法
技术领域：
本发明涉及例如采用有机电致发光组件等作为各个像素的显示组件的显示装置的检查。
背景技术：
关于显示装置，为人所知的有采用属电流驱动型发光组件的有机电致发光组件，作为各个像素的显示组件的显示装置，尤其是在各个像素中具备晶体管(薄膜晶体管TFT)的所谓的主动矩阵型显示装置，该晶体管用于单独对每个像素驱动设置在各个像素中的有机电致发光组件。
在这样的主动矩阵型显示装置中，在水平扫描方向(行方向)上设置有栅极线GL，在垂直扫描方向(列方向)上设置有数据线DL及电源线PL，并借此定义像素。关于各个像素的等效电路，为人所知的有如图12所示的等效电路，各个像素具有由n沟道型TFT所组成的选择晶体管Ts；保持电容Cs；p沟道型TFT所组成的组件驱动晶体管Td；及有机电致发光组件EL。选择晶体管Ts的漏极连接于将数据电压供应至垂直扫描方向上所排列的各个像素的数据线DL，该栅极连接于用于选择水平扫描方向上所排列的像素的栅极线GL，此外，该源极连接于组件驱动晶体管Td的栅极。
此外，组件驱动晶体管Td的源极连接于电源线PL，漏极连接于有机电致发光组件EL的阳极。该有机电致发光组件EL的阴极形成为各个像素所共用，并连接于阴极电源CV。此外，在组件驱动晶体管Td的栅极与选择晶体管Ts的源极之间，连接有保持电容Cs的一个的电极，该保持电容Cs的另一个的电极则连接于，例如为接地等的恒定电压的电源上。
在这样的电路中，一旦栅极线GL成为高电平，则选择晶体管Ts为导通，使数据线DL的数据电压通过选择晶体管Ts而供应至组件驱动晶体管Td的栅极，并在保持电容Cs中保持有对应数据电压的电压。借此，组件驱动晶体管Td使对应于该栅极电压(保持电容Cs中所保持的电压)的驱动电流流通，因此，即使栅极线GL成为L电平，组件驱动晶体管Td也可以对应保持电容Cs中所保持的电压，从连接在驱动电源PVDD的电源线PL中，将驱动电流供应至有机电致发光组件EL，使有机电致发光组件EL以对应于该驱动电流的辉度而发光。
关于与本发明相相关的文献，例如有下列专利文献1及专利文献2。
[专利文献1]特开平11-24604号公报[专利文献2]特开2003-150127号公报发明内容(发明所欲解决的课题) 上述有机电致发光组件的对于电流的供应/停止的响应性极为优良，并且本质上不易产生残影，然而，在采用上述像素电路的显示装置中，存在产生残影而导致显示品质恶化的问题。这可以被认为是起因于p沟道型的组件驱动晶体管的滞后现象(Hysteresis)。也就是说，组件驱动晶体管对应保持在保持电容并且供应至栅极的数据电压，在几乎为1个框图期间中使来自于电源Pvdd的驱动电流流通，并使下一个数据电压写入于保持电容Cs，借此可以在下1个框图期间中使对应新的数据电压的驱动电流流通。这样，由于在1个框图期间中组件驱动晶体管Td持续使同一电流流通，因此该状态被存储，即使在供应下1个数据电压时，也残存有上1个写入的数据电压的影响。该现象在数据电压为中间电平时更为显著，此外，在显示数据电压的变化较大的动画时，该问题更为显著。
因此在本发明中，实现改善此残影的产生。
此外，在本发明中，对交流驱动的电容线进行控制，借此维持显示区域的检查精度或是提高精度。
(用于解决课题的手段) 本发明涉及一种显示装置，其具备具有配置为矩阵状的多个像素的显示区域；及用于驱动上述显示区域内的上述多个像素的驱动电路，其特征为在上述显示区域中，上述多个像素各自具备显示组件，对应显示数据而控制上述显示组件的像素晶体管，以及用于在预定期间将上述显示数据保持的保持电容；上述保持电容具备第1电极及第2电极，上述第1电极连接在上述像素晶体管与上述显示组件之间，上述第2电极连接电容线。上述驱动电路至少具有垂直方向驱动部及电容信号固定部；上述垂直方向驱动部具备，将预定的交流信号作为电容信号而输出至上述电容线的电容信号形成部；上述电容信号固定部，选择性的将从上述电容信号形成部所输出的上述电容信号固定于直流电平。
此外，本发明的其它例所涉及的显示装置，其具备具有配置为矩阵状的多个像素的显示区域；及用于驱动上述显示区域内的上述多个像素的驱动电路，其特征为在上述显示区域中，上述多个像素各自具备显示组件，对应显示数据而控制上述显示组件的像素晶体管，及用于将上述显示数据保持预定期间的保持电容；上述保持电容具备第1电极及第2电极，上述第1电极连接在上述像素晶体管与上述显示组件之间，第2电极连接电容线；在上述显示区域的水平扫描方向上，延伸形成有用于选择所对应的像素的像素晶体管的选择线；及用于控制上述保持电容的上述第2电极的电位的电容线；上述驱动电路至少具有垂直方向驱动部及电容信号固定部；上述垂直方向驱动部形成，根据表示1个垂直扫描期间的开始时序的垂直起始信号，为了选择所对应的行的上述像素晶体管而依序输出至上述选择线的选择信号；以及根据上述垂直起始信号而在1个水平扫描期间中设定有第1电压电平期间与第2电压电平期间，并依序输出至上述电容线的电容信号；上述电容信号固定部，选择性的将从上述垂直方向驱动部所输出的上述电容信号固定于直流电平。
在本发明的其它例中，在上述显示装置中，上述电容信号形成部具有用于将上述电容信号输出至上述电容线的逻辑电路；在上述逻辑电路的1个输入端上，供应有来自上述电容信号固定部的所需电平的固定控制信号，并对应该固定控制信号，将来自上述逻辑电路的上述电容信号的输出电平加以固定。
在本发明的其它例中，在上述显示装置中，更具备将从上述电容信号形成部所输出的上述电容信号的上述电压电平加以设定的电平设定部。
在本发明的其它例中，在上述显示装置中，该电平设定部可以检测出固定控制信号从上述电容信号固定部输出，而将输出部电源电压的电平加以设定，其中该输出部电源电压用于在上述电容信号形成部的电容信号输出部中决定该电容信号的电压值。
此外，上述电平设定部具有电平设定用端子，可以对应连接于该电平设定用端子的设定用电源，而设定上述电容信号的上述电压电平。
在本发明的其它例中，上述电容信号固定部具有固定控制用端子，并对应连接于该固定控制用端子的电源电压，而进行对上述电容信号的直流电平的固定控制。
此外，在本发明的其它例中，上述电容信号固定部可以在上述显示区域的动作检查模式时，固定上述电容信号的电平。
(发明的效果) 如上述般，根据本发明，可以选择性的固定电容信号，该电容信号被输出至设置在各个像素的保持电容中所连接的电容线而进行交流驱动。也就是说，在在工厂产品出货前等对形成有像素的显示面板进行缺陷检查时，可以对应必要而固定电容信号。在上述检查时，检查出各个像素的极小的电容值变动等。因此，如果在检查时电容信号的电平产生较大变动，那么测定对象的各个像素的电容值产生较大变动，而无法精准的测定出微小的电容变化，但是在本发明中，可以对应要求而停止电容信号的变化，因此，可以兼顾一般动作时的显示质量的提升以及缺陷检查时的精度提升两方面。
此外，可以通过电容信号固定部将输出至电容线的电压电平设定于预定电平，因此可以在缺陷检查时设定较大范围的测定条件，而进行更高精度的检查。此外，由于可以提升缺陷检查中所获得的检测信号的S/N比，因此可以缩短测定时间并提升处理能力。
此外，在一般显示动作时等，可以对电容信号进行交流驱动，因此可以通过强制性地将所对应的像素的像素晶体管控制为非导通，而将显示组件的动作控制为非导通，借此抑制残影的产生，或是对显示组件进行交流驱动而防止残影的产生。
图1是本发明的实施例所涉及的发光显示装置的概略等效电路的说明图。
图2是实施例1所涉及的V驱动器的电路构成的一例的附图。
图3是将图2的构成的一部分加以扩大后的附图。
图4是图2的电路构成的动作的时序图。
图5是实施例2所涉及的V驱动器的电路构成的一例的附图。
图6是实施例3所涉及的V驱动器的电路构成的一例的附图。
图7是图6的电路构成的动作的时序图。
图8是用于说明将图6所涉及的电路构成加以一般化后的逻辑电路构成的附图。
图9是图8的电路构成的动作的时序图。
图10是本发明的实施例所涉及的液晶显示装置的概略等效电路的说明图。
图11是图10的电路构成的一般显示动作时的驱动波形的波形图。
图12是以往的发光显示装置的1个像素的等效电路图。 主要组件符号说明10 选择线12 电容线14 数据线16 电源线100 显示部110 面板基板200 驱动器(周边驱动电路)210 H驱动器220 V驱动器 222 垂直传送缓存器224 传送控制闸228 逻辑控制闸230 信号产生逻辑部232 逻辑与电路234 选择线用NOR电路 236、330 反相器240、250 电容线用NOR电路260、280 选择信号形成部(选择信号用逻辑与电路)261、264、266、281、284 反相器
262 NOR电路 282 NAND电路300、600 电容信号固定部 302 电平设定部310 开关组件320 电平移位器330 缓冲区 340 开关组件Cs 保持电容ENB 使能信号STH H起始信号 STV V起始信号Tr1 选择晶体管 Tr2 组件驱动晶体管Tr11 像素晶体管Tv3p 电平设定用端子(电源控制端子)V3P 检查用电源 Vdata 显示数据信号Vsc1 第1电压电平 Vsc2 第2电压电平XENB 反转使能信号
具体实施例方式以下根据附图来说明本发明的实施例。
(实施例1) 在本实施例中，在该以主动矩阵型电致发光显示装置为例来说明显示装置。该电致发光显示装置中，多个像素以矩阵状配置于玻璃等的面板基板110上。图1显示该实施例的主动矩阵型显示装置的等效电路构成的附图。此外，图2显示图1的V驱动器及电容固定控制部的具体电路构成。在面板基板110的矩阵的水平扫描(行)方向上，形成依序输出有选择信号的栅极线(选择线)10(GL)，在垂直扫描(列)方向上，设置输出有数据信号的数据线14(DL)，以及用于将动作电源(PVDD)供应至作为被驱动组件的有机电致发光组件的电源线16(PL)。
各个像素设置于大致上以这些线所规定的区域，各个像素的电路构成为，具有作为被驱动组件的有机电致发光组件，并具有由n沟道型的TFT所构成的选择晶体管Tr1以及由p沟道型的TFT所构成的组件驱动晶体管Tr2，此外并且具有保持电容Cs。
选择晶体管Tr1的漏极连接于将数据电压供应至垂直扫描方向上所排列的各个像素的数据线14，其栅极连接于用于选择1条水平扫描在线所排列的像素的栅极线10，其源极连接于组件驱动晶体管Tr2的栅极。
组件驱动晶体管Tr2的源极连接于电源线16，其漏极连接于有机电致发光组件EL的阳极(Anode)。此外，有机电致发光组件EL的阴极(Cathode)形成为各个像素所共用，并连接于阴极电源CV。
此外，在组件驱动晶体管Tr2的栅极与选择晶体管Tr1的源极之间，连接有保持电容Cs的第1电极，该保持电容Cs的第2电极则连接于电容线12(SC)。电容线12与栅极线10平行而在行方向上延伸形成，为了改善的后述的各个像素中的残影，供应有电压产生周期性变动的电容信号。
上述选择晶体管Tr1及组件驱动晶体管Tr2，均可以采用半导体材料作为有源层，例如采用通过激光退火(laser anneal)等而进行多晶化后的多晶硅等结晶硅，并且各自掺杂n导电型及p导电型作为不纯物所形成的n沟道型、p沟道型的薄膜晶体管(TFT)而构成。此外，TFT的有源层并不限定于多晶硅，也可以采用所谓的非晶硅。
关于像素电路的晶体管，在采用上述的以结晶硅为有源层的TFT时，该结晶硅TFT，不仅作为各个像素电路，也可以作为用于依序选择及控制各个像素的周边驱动电路的电路组件使用。因此，在本实施例所涉及的形成有显示部100的面板基板110中，可以在制造像素电路用晶体管的同时，更在显示部100的外侧上形成与像素电路为相同的结晶硅TFT，并内置有周边驱动电路200。显示部100中，具有上述构成的多个像素配置为矩阵状。
驱动部(驱动器)200将用于驱动显示部100的各个像素的各种控制信号加以输出。具体而言，驱动部200具有H驱动器(水平方向驱动电路)210及V驱动器(垂直方向驱动电路)220，H驱动器210将所对应的数据信号，输出至矩阵的列方向上所延伸的多数条数据线14。
V驱动器220具备，形成出在每1个水平扫描(1H)期间中使第1TFTTr1导通的选择信号，并依序输出至矩阵的行方向上所延伸的多数条选择线10的选择信号形成部(选择信号输出部)；及形成出使电容线12的电位产生周期性变动的保持电容信号并输出的电容信号形成部(电容信号输出部)。
此外，在本实施例中，内置有选择性的将来自上述电容信号输出部的保持电容信号加以固定的电容信号固定部300。该电容信号固定部300，在显示装置的一般显示时并未限制电容信号的输出(容许交流的电容信号的输出)，另一方面，在工厂出货时等而对显示面板进行缺陷检查时，可以固定电容信号的电压电平而形成为直流信号。
在本实施例中，上述电容信号形成部的至少信号输出部，以后述的设置在各行中的逻辑电路(在此为NOR电路)240构成，换言之，具备数字信号处理的构成。因此，电容信号固定部300只需具备可以连接于预定的外部电源的选择器端子(电容固定控制用端子)Tsc，通过从该选择器端子Tsc中将所需电平的电容固定控制信号(固定控制信号)输出至电容信号形成部的逻辑电路240，可以不受到逻辑电路240的另一输入端中所供应的信号的影响，而固定该逻辑电路240的输出电平。尤其是在本实施例的构成中，从外部将VVDD连接并供应至选择器端子Tsc以作为固定控制用电源，借此可以将电容信号输出部(NOR电路240)的1个输入固定于H电平，而在此自动将NOR电路240的输出固定为L电平。
此外，在本实施例中，如图2所示，电容信号固定部300除了选择器端子Tsc之外，也具备开关组件310。该开关组件310可以通过与像素电路、周边驱动部200为同一构造的薄膜晶体管，具体而言例如以n沟道型TFT而构成。在是n沟道型TFT时，栅极连接于高压电源(VVDD)，漏极(或源极)连接于GND(接地)。此外也有连接于低压侧电源VVSS的情形。源极(或漏极)连接于选择器端子Tsc，并通过电平移位器320、缓冲区330而连接于电容信号输出部。
n沟道型TFT 310经常处于导通状态，但是在像素电路的缺陷检查等的预定的检查模式时，使VVDD电源选择性的连接于选择器端子Tsc，借此在电容信号输出部中，供应有对应选择器端子Tsc的VVDD的H电平信号。相反的，在预定的缺陷检查以外的检查时或是检查结束后的工厂出货时(使用者使用时一般动作时)，选择器端子Tsc连接于例如为低压侧电源的VVSS或GND，或是设定为漂浮状态。如上所述，由于TFT 310经常处于导通状态，如果选择器端子Tsc设定为漂浮状态，那么对应TFT 310的漏极(或源极)上所连接的电源(GND或VVSS)的电压的L电平信号，通过TFT 310而供应至电容信号形成部(输出部)。此外，在此就降低经常处于导通状态的TFT310的电力消耗的观点来看，在TFT 310的上述漏极(或源极)连接于GND时，在一般动作时或是其它检查时，优选的是，将连接于选择器端子Tsc的L电平电源，设定为GND，于连接于VVSS时，优选的是，将连接于选择器端子Tsc的L电平电源，设定为VVSS。
接下来说明，在图1所示的电路构成中，在一般动作模式时的动作/驱动方法。在各个像素电路中，一旦输出至选择线10的选择信号成为H电平，则选择晶体管Tr1为导通，使对应数据线14的数据信号的数据电压通过选择晶体管Tr1的漏极—源极—漏极间，而施加于组件驱动晶体管Tr2的栅极及保持电容Cs的第1电极。
保持电容Cs将对应该第1电极上所施加的数据电压，与从连接于第2电极的电容线12所供应的电容控制电压之间的电位差的电压加以保持。在本实施例中，在写入数据电压时，电容线12的电容信号的电压维持于例如为接地电平(0V)等的较低的恒定电压而作为第1电压电平Vsc1，施加在保持电容Cs的第1电极的数据电压，作为组件驱动晶体管Tr2的栅极电压而予以保持。更正确而言，该数据电压作为与施加于电容线12的第1电压电平之间的电位差而保持于保持电容Cs中。由于组件驱动晶体管Tr2为p沟道型，因此，数据电压因为低于电源电压PVDD的程度不同，而决定组件驱动晶体管Tr2所流通的驱动电流的大小，数据电压较电源电压PVDD愈低，则驱动电流愈大，也就是说有机电致发光组件的发光辉度愈大。
即使选择线10的选择信号成为L电平而使选择晶体管Tr1成为非导通，保持电容Cs也保持对应于数据信号的电压。因此，组件驱动晶体管Tr2维持对有机电致发光组件EL的驱动电流的供应，有机电致发光组件EL对应数据电压而发光。
在本实施例中，并非在所对应的像素在下1个垂直扫描(1个框图)期间中被选择并且至新的数据信号被写入为止，对应前1个数据信号使有机电致发光组件持续发光，而是对应数据电压使有机电致发光组件在预定期间发光后，至下1个框图期间为止之间，将组件驱动晶体管Tr2控制为非导通，而使有机电致发光组件EL熄灭。
具体而言，在经过预定期间后，将输出至电容线12的电容信号的第1电压电平Vsc1，升压至用于将组件驱动晶体管Tr2控制为非导通的充分高的第2电压电平Vsc2(例如为10V)。如上所述，该保持电容Cs的第1电极连接于组件驱动晶体管Tr2的栅极与选择晶体管Tr1的源极，如果该保持电容Cs的第2电极的电位通过电容线(电容控制线)SC而升压至第2电压电平Vsc2，那么对应升压量ΔV(Vsc2-Vsc1)使保持电容Cs的第1电极的电位上升。此外，电源电压PVDD例如设定为8V。因此，一旦电容信号上升至第2电压电平Vsc2，则组件驱动晶体管Tr2的栅极电压Vg，较源极电位的电源电压PVDD还高(即使于较低时，也成为较该组件驱动晶体管Tr2的动作阈值Vthp还小的电位差)，而使组件驱动晶体管Tr2成为非导通。
因此，在着眼于某像素时，在该着眼像素在下1个框图期间时再次被选择并且使有机电致发光组件对应数据信号而发光之前，组件驱动晶体管Tr2控制为非导通，而强制性的使有机电致发光组件熄灭，因此可以获得残影的改善效果。
在本实施例中，即使在组件驱动晶体管Tr2的栅极绝缘膜中捕集有载子时，也在下1个框图期间的显示开始前，组件驱动晶体管Tr2的栅极电压Vg对应保持电容Cs的第1电极的升压量ΔV而上升，因此上述所捕集的载子，成为往比栅极还低的电位的源极流通的穿隧电流，而被拉引出。因此，一旦使组件驱动晶体管Tr2的电气特性达到初期化，则可以确实的完全停止对有机电致发光组件的驱动电流的供应。
在本实施例中，在面板基板上内置有用于进行该电容电压(电容控制电压)的切换的构成。虽然可以通过外加的IC来控制电容线12的电压，但是此时由于用于接收来自外加电路的信号的面板连接端子数有所限制，因此优选的是，一次控制所有的电容线12，并在回扫线期间中一次将电容信号的电位加以升压，然而，也可以通过在内置驱动器中设置用于进行电容控制电压切换的构成，而容易对每1行进行控制，因此也可以任意设定升压期间。此外，通过在每1行中控制电容线12的电位，借此可以对任意画面上的任一行位置的像素，在相等的期间中进行组件驱动晶体管Tr2的非导通控制。以外加的IC在回扫线期间中一次将所有的电容线12的电位加以升压时，如果观察垂直回扫线期间前所选择的像素，那么将数据信号写入保持电容之后，立即从电容线中将高电压施加于该保持电容，因此可以能导致选择晶体管的漏电流的增大，应予显示的数据容易消失并且显示画质容易降低的问题。然而，可以通过内置该构成而防止显示画质的降低。
此外，如果以外部IC将电容线12的电压控制于第1及第2电压电平的间，那么实际的组件驱动晶体管的栅极到达电压，由于配线电阻及对配线的寄生电容等影响而降低，因此需要求增大来自于外部IC的输出电压的振幅等的外部IC的驱动能力，或是导致外部IC的消耗电力的增大。如果在面板中所内置的驱动器内，设置可以形成出输出至电容线12的电容信号的电路，那么如上所述，该振幅与选择信号等并无太大差距，因此可以通过共用利用选择信号形成电路等，而将驱动器的消耗电力抑制在最低限度，并且可以通过简易的构成而形成出所需振幅的电容信号。此外，由于将内置IC所形成的电容信号输出至电容线，因此在输出第2电压电平Vsc2时的组件驱动晶体管的栅极电压Vg的目标到达电位，较依据外部IC的控制更为提高例如10％至20％或是更高，此外也可以容易缩短到达时间。
如上所述，在面板上内置有用于进行电容控制电压切换的构成，借此更可以确实提高显示质量。另一方面，在内置有驱动电路时，即使在面板由工厂出货前的各个像素电路的缺陷检查时，该电路动作也合乎设计要求，也就是说仅会进行与一般使用时相同的动作。也就是说，在本实施例时，电容信号的电平会产生较大变动。然而，在各个像素电路的缺陷检查时，测定像素电路的微细的电容值变动而判定保持电容及驱动晶体管等的缺陷，因此，如果在测定时电容线的电位产生较大变动，那么各个像素的电容值产生较大变动，而无法精准的测定出微小的电容变化。
相对于此，在本实施例中，内置有用于进行该电容电压(电容控制电压)的切换的构成，并内置有电容信号固定部300，因此可以对应要求而固定电容电压电平。具体而言，在像素电路的缺陷检查模式或是残影检查模式时，将VVDD等的高电压电源供应至控制端子Tsc，将该电源电压作为H电平信号而输入至电容信号形成部。借此，如图2等所示的由NOR电路所构成的逻辑电路240的输出，不会受到另一边的输入信号的影响而固定为L电平。因此，在不具有电容控制线SC的电位变动的状态下，可以依序选择各个像素而写入检查用数据信号，借此执行像素电路的缺陷检测。像素电路的缺陷检测，例如可以于检查用数据写入于各个像素后，通过测定数据线的电位变动或是电容控制线的电位变动等而加以执行。
此外，上述像素电路的缺陷检查及残影检查之外的检查，具体而言例如为伴随着显示装置及电压边限(margin)检查等的实际动作的检查时，与一般动作相同，至少选择器端子Tsc未固定于高电压电平。也就是说，此时输出至电容信号形成部的固定控制信号的电平，成为对应连接于选择器端子Tsc的低压电源，或是对应通过TFT 310所供应的低压电源的低电压电平。因此，来自逻辑电路240的电容信号的电平未被固定，并对应信号G(k-I)-k而变化，该信号G(k-I)-k对应供应至逻辑电路240的第2输入的缓存器输出时序差。也就是说，电容信号在与一般显示动作时为相同的时序中，使该电平产生变化(进行交流驱动)。
以下参照图2至图4，说明本实施例中，在面板上内置有电容线12的控制电路及电容信号固定部300时的更为具体的驱动器构成及动作例。
首先说明H驱动器210及V驱动器220的基本构成。图中虽然未具体显示，但H驱动器210具备，具有对应显示部100的列数m的段数的缓存器的水平传送缓存器；以及取样电路等。水平传送缓存器对应于，对应有1个水平扫描方向的像素数的频率的水平频率CKH，依序将指示1个水平扫描方向的开始的H起始信号STH，传送至下一段(邻接列)的缓存器。此外，取样电路例如通过对应从水平传送缓存器的各段缓存器所依序输出的STH的选择信号，对R、G、B、W(白色)的各个显示信号Vdata进行取样，并将此作为数据信号DL，而输出至所对应的数据线14。
如图2所示，V驱动器220具备，具有对应显示部100的行数n的段数k(在图2中，k＝n+2)的缓存器的垂直传送缓存器222；将缓存器VSR的数据传送方向加以控制的传送控制闸224；及形成出选择信号及电容信号的信号形成部230(信号产生逻辑部)。信号产生逻辑部230具备，根据缓存器VSR所传送的V起始信号STV而形成出输出至各条电容线12的电容信号SC1至SCk；及形成出依序输出至各条选择线10的选择信号GL1至GLk的逻辑部。此外，与上述缓存器VSR的数据传送方向的控制相同，也具有用于在信号产生逻辑部230内将应予进行逻辑运算的连接行加以切换的逻辑控制闸228。
各个缓存器VSR1至VSRk，对应1个水平扫描期间的二分之一的频率的垂直频率CKV，依序将指示1个垂直扫描期间的开始的V(垂直)起始信号STV，传送至邻接(邻接行)的缓存器VSR1至VSRk。传送控制闸224对应传送方向控制信号CSV，以控制各个缓存器VSR1至VSRk的V起始信号STV的传送方向。在图2的例子中，在CSV为H电平时，CSV输入于栅极的n沟道型TFT均成为导通，相反的，CSV输入于栅极的p沟道型TFT均成为非导通，借此使V起始信号STV被供应至缓存器VSR1的输入端子in，该缓存器VSR1的输出端子out连接于缓存器VSR2的输入端子in，同样地，以使缓存器VSR2的输出端子out连接于缓存器VSR3的输入端子in的方式，对于往缓存器的输出入进行切换控制。因此，在CSV为H电平时，如图4的时序图所示，垂直传送缓存器222的数据传送方向是依序往VSR1、VSR2、……VSRk前进。相反的，在CSV为L电平时，V起始信号STV被供应至VSRk的输入端子in，对应该V起始信号STV的数据，依序往VSRk、……VSR1传送。
在此，如图4所示，在成为1个垂直扫描(1个框图)期间的开始时意味着起始的H电平，并且在1个框图内的预定期间中，V起始信号STV保持于该H电平，并并且在剩余的期间中成为L电平。该V起始信号STV的H电平期间，一般约为1个水平扫描期间的长度，但是在本实施例中，设置有逻辑电路，使例如设定为200个水平扫描期间左右的长度，并以该H电平期间的长度来决定的后述的往各条电容线12输出的保持控制信号的点灯期间的长度。在图4中，为了附图显示方便，以4个水平扫描期间来表示上述H电平期间的长度。当然，也可以如图4所示的设定为4个水平扫描期间的H电平期间。
以下以CSV信号为H电平并且顺向传送数据的情况为例，来具体说明各部的动作。首先，在垂直传送频率CKV的上升时，在最初的缓存器VSR1中读取V起始信号STV，同时，缓存器VSR1的输出SR1成为H电平。该输出SR1的H电平期间，从供应至缓存器VSR1的V起始信号成为L电平开始，持续至最初的CKV在上升时序中成为L电平为止。也就是说，该输出SR1的H电平期间，成为对应V起始信号STV的H电平持续期间(脉冲宽度)的长度。
各个缓存器的数据读取时序，以垂直频率信号CKV的每半个周期互相偏移，因此如图4所示，在CSV的下一次下降时序(CSV反转信号(CSV2)的上升)中，第2个缓存器VSR2读取缓存器VSR1的输出SR1，并对应于此使该的输出SR2成为H电平。这样一来，之后进行的缓存器VSR3、VSRk-1、VSRk读取前段缓存器的输出并加以传送。因此，各个缓存器VSR1至VSRk的输出SR1至SRk，如图4所示，依序成为于对应V起始信号的期间中，维持于H电平的波形。
在垂直传送缓存器222的输出侧上，设置有信号产生逻辑部230的逻辑与电路232。该逻辑与电路232由，进行邻接段的缓存器输出SRk-1与SRk的NAND运算的NAND电路；及设置于该输出侧的具有反转功能的电平移位器(L/S)所构成。
在此，参照图3来说明依据下列中段的缓存器的选择信号GL7、电容信号SC7的形成步骤，该图3显示出，从图2所示的中段的缓存器VSR7至VSR9的输出SR7至SR9中，形成出被供应至第6行的像素的选择信号GL7、电容信号SC7的构成的扩大附图。缓存器VSR7及VSR8的输出，在所对应的逻辑与电路232-7的NAND电路中进行NAND运算，并通过具有反转功能的电平移位器L/S，使该NAND输出的电平移位，并进行H、L电平的反转而输出。所获得的反转输出如图4中的G7-8所示，在逻辑与电路232-7中，对应缓存器VSR7及VSR8的输出时序的不同，而获得逻辑与信号(G7-8)。此外，缓存器VSR8及VSR9的输出，在所对应的逻辑与电路232-8的NAND电路中进行NAND运算，并通过具有反转功能的电平移位器L/S，使该NAND输出的电平移位，并进行电平的反转而输出。所获得的反转输出如图4的G8-9所示，在逻辑与电路232-8中，对应缓存器VSR8及VSR9的输出时序的不同，而获得逻辑与信号(G8-9)。
上述具有反转功能的电平移位器L/S，以使通过后段的NOR电路而输出至选择线10的选择信号的电平，成为可以确实对所对应的行的选择晶体管Tr1进行导通及非导通的必要的电平的方式而设置。具体而言，在逻辑与电路232的NAND电路的输出的L电平为0V，H电平为10V时，使H电平成为-2V，L电平成为10V的方式而进行移位以及电平反转。如上所述，从逻辑与电路232-7及232-8中，在图4所示的G7-8、G8-9的时序中，输出逻辑与信号。
逻辑与信号G7-8、G8-9通过逻辑控制闸228而分别供应至NOR电路234、240。由于CSV信号为H电平，因此逻辑控制闸228，以使来自逻辑与电路232-7的输出G7-8以及来自逻辑与电路232-8的输出G8-9分别供应至第6行的像素用的NOR电路234-7、240-7，而进行切换控制。
在将选择信号GL7输出至第6行的像素的选择信号用NOR电路234-7中，供应有由反相器236-7所反转后的逻辑与输出G7-8的反转信号；第8个逻辑与输出G8-9；及用于禁止在1个水平扫描(1H)期间的切换时序中进行选择信号的输出的使能信号ENB(在本实施例的电路构成中，实际上为图4所示的反转使能信号XENB)。
因此，从该第7个NOR电路234-7中，仅在3个输入信号均为L电平时输出有成为H电平(10V)的NOR运算信号。在此，第7个逻辑与电路232-7的输出G7-8的反转信号以及第8个逻辑与电路232-8的输出G8-9均成为L，为图4中输出G7-8成为H电平开始至下一个输出G8-9成为H电平为止的CKV的半周期(1H期间)，并且是XENB信号的1H的最初与最后的期间以外的期间。因此，从XENB信号成为L电平的时序开始至上升至H电平为止的期间中，从NOR电路234-7中，输出如图4的GL7所示的H电平的选择信号GL7。外部驱动IC对XENB信号及ENB信号供应例如0V、3V的振幅，在供应至各个NOR电路234之前，例如通过电平移位器L/S而移位为-2V、10V的振幅的信号。
在输出电容信号的第7个NOR电路240-7中，输入有对全部行的电容信号固定部300的共用输出以及逻辑与电路232-7的输出G7-8。如上所述，在缺陷检查模式中，从缺陷检查用的外部IC中将VVDD电源供应至电容信号固定部300的选择器端子Tsc，电容信号固定部300的输出固定在H电平。
因此，从NOR电路240-7所输出的电容信号SC7固定在L电平，第6行的像素的保持电容的第2电极电位，维持于一定的L电平。因此，所对应的电容线12的保持电容SC，对从数据线DL通过切换晶体管Tr1所供应的数据信号，加以与电容信号SC7之间的电位差而保持。
另一方面，在一般动作模式(在预定的缺陷检查之外的检查中也相同)中，由于选择器端子Tsc为接地GND(或是漂浮状态)，因此电容信号固定部300的输出成为L电平。因此，在逻辑与电路232-7的输出G7-8成为H电平的期间中，NOR电路240-7的输出，将成为L电平的电容信号SC7加以输出(与逻辑与电路232-7的输出的反转电路具有同样功能)。
在一般动作模式中，通过使电容信号SC从L电平改变为H电平，使p沟道型的组件驱动晶体管Tr2的栅极电位上升，而将该组件驱动晶体管Tr2控制为非导通。电容信号SC的L电平(第1电压电平Vsc1)的期间，等于各个逻辑与电路的输出为H电平的期间，而该1个垂直扫描期间内的剩余期间，成为H电平(第2电压电平Vsc2)的期间，也就是说成为组件驱动晶体管Tr2的非导通控制期间(电致发光组件的熄灭期间)。也就是说，各行的电致发光组件的熄灭期间，对应于V起始信号STV的L电平期间，可以通过调整STV的L电平期间(脉冲宽度)而调整熄灭期间。
此外，如图4所示，下一行的像素的选择信号GL8，在GL7成为H电平后的下1个水平扫描期间中成为H电平。如果是缺陷检查模式，那么电容信号SC8与第6行的电容信号SC7相同，经常固定在H电平。如果是一般动作模式，那么在逻辑与输出G8-9为H电平的期间中，下一行的电容信号SC8维持在L电平，并在逻辑与输出G8-9成为L电平的时序中成为H电平，使第8行的各个像素的电致发光组件熄灭。
这样，仅在选择器端子Tsc被设定为预定的L电平(GND或VVSS)或是漂浮状态时，在各行的电容线12中输出有，在每1行产生1个水平扫描期间的偏移，并且在各个相同期间中成为使电致发光组件熄灭的H电平的电容信号(电容线信控制号)。该电致发光组件熄灭期间(电容信号的升压期间)可以通过上述V起始信号STV而被改变，例如可以设定为约2ms的长度，也可以在不会产生闪烁(Flicker)的范围内设定为更长，在1个垂直扫描(1个框图)期间中的16ms中，甚至可以延长至人眼所可以辨识为闪烁的最长时间的4ms。在以外加的IC在垂直回扫线期间中使所有的电容线12成为熄灭电平时，可以确保熄灭期间的期间约为900μs。相对于此，可以通过内置驱动器对电容线12形成出电容信号，借此，可以在每一行将各个像素的组件驱动晶体管Tr2及电致发光组件控制为非导通，而将非导通控制期间设定为较长时间，借此可以确实消除残影。
如上所述，通过图2所示的V驱动器的构成，选择信号可以通过下列的逻辑运算而获得。
GLs＝Gs-(s+1)AND XG(s+1)-(s+2)在此，s为像素的行数，位于1至n的范围内，XG为所对应的G信号的反转信号。
在一般动作模式时，电容信号可以通过SCs＝Gs-(s+1)的反转而获得。
此外，在图2的电路构成中，首先准备PVDD＝8V、GND＝0V、VVDD＝10V、VVSS＝-2V、CV＝-2V等电压，输出至选择线10及电容线12的电容信号SC、选择信号GL，均可以设定为H电平＝VVDD，L电平＝VVSS。通过形成这样的电压关，可以确实并且正确的控制选择晶体管Tr1的导通及非导通、组件驱动晶体管Tr2的导通及非导通、及电致发光组件的点灯及熄灭。
在图2中，缓存器设置有等于像素的行数n+2的k段。此外，将选择信号GL、选择信号GLk-1以及电容信号SC1、电容信号SCk-1，输出至第1行的像素的前1行的假性(dummy)像素与第n行的像素的后1行的假性像素。该假性像素实际上也可以不形成在面板上。设置有k段的缓存器，为了在图2的电路构成中，采用如上所述的s-1至s+1的合计为3段的缓存器输出而形成第s个输出(s-1行的像素用输出)。
(实施例2) 接下来参照图5，说明实施例2，其是用于控制电容信号的其它例子。与实施例1的差异是，在实施例2中，除了电容信号固定部300之外，也可以对应模式的不同，而设定用于决定电容信号的输出电压的电容信号输出部的电源电压。具体而言，可以通过具备电平设定部302而实现电平的设定。
电平设定部302可以由电平设定用端子Tv3p构成。该电平设定用端子Tv3p通过保护电路而连接电容信号输出部(逻辑电路240)的低压侧电源配线。在预定的缺陷检查时，可以将该电源控制端子Tv3p连接于任意的电平设定用电源(外部检查用电源)V3P，借此可以在逻辑电路240中，供应有该检查用电源V3P作为该低压侧电源。在缺陷检查时，与上述实施例1相同，一般时将交流驱动的电容信号的电压电平固定于H电平、L电平当中的一边(在此为L电平)，并且电平设定部302将该电容信号的固定电压电平，控制为对应供应至上述电源控制端子Tv3p的检查用电源的电平。
检查用电源V3P可以设定为，对像素电路内的电容的微小变动等，也可以由检查电路精准的检测出该变动的任意的电压，并对应像素电路构成数目及检查的不良率水平而进行优化。例如，可以设定为与一般的输入视频信号为同电位，或是与PVDD为同电位。
此外，在图5的电路构成中，除了电源控制端子Tv3p之外，可以在面板110上与所内置的H驱动器210、V驱动器220等的电路共用的下侧电源VEE，以及电源控制端子Tv3p之间，还设置有开关组件340。开关组件340例如与开关组件320相同，由n沟道型薄膜晶体管(TFT)所构成，并可以与像素电路等同时形成。该TFT340的栅极电极，连接于从选择器端子Tsc往电容信号形成部的信号配线路径上。具体而言，该栅极电极连接于，通过保护电路而连接于选择器端子Tsc的电平移位器320的输出侧上所设置的反相器330上，在图5中，连接于2个串联连接的反相器内的最初的反相器输出。此外，开关组件340的源极或者漏极当中的一个，连接于电源VEE，另一个则连接于电容信号形成部的输出部(在此为以NOR电路240所组成的逻辑电路)的低压侧电源线，以及电源控制端子Tv3p。
如实施例1中所说明的，在预定的缺陷检查模式时，在选择器端子Tsc上连接有VVDD。因此在开关组件340的栅极上，施加有以反相器进行反转，并且对于预定基准为与VVDD成为反极性的所谓的L电平电压。如上所述，由于开关组件340是由n沟道型TFT所构成，因此在L电平电压施加于栅极电极时会成为非导通。也就是说，仅于成为预定的缺陷检查模式并且高电平的电源VVDD连接于选择器端子Tsc时，开关组件340成为非导通，电容信号输出部(逻辑电路240)的低压侧电源线在一般动作时，从通过开关组件340所连接的电源VEE中分离。此时，通过保护电路而供应至电源控制端子Tv3p的检查用电源V3P，作为逻辑电路240的下侧电源而供应。
此外，在一般动作时等对电容控制线进行交流驱动时，往电平移位器320的输入电压，成为对应VVSS或是GND的L电平，施加于开关组件340的栅极的电压成为H电平，开关组件340维持于导通状态。因此，并不须形成特别的切换信号，在一般动作时，可以通过开关组件340而供应与其它的逻辑电路的下侧电源为相同的电源VEE，作为逻辑电路240的下侧电源。
在此，在像素电路的缺陷检查时，各个像素电路的特性变动，可以通过检测出像素的电容值而加以测定。例如，使图1所示的选择晶体管Tr1导通，将检查用数据输出至数据线14，并以外部电路通过数据线14而读出此时的电容值。此时，对应检查装置的特性，预先将逻辑电路240的输出，也就是说将电容控制线12的电压设定为充分低的检查用电源V3P，借此，可以将充分量的电荷充电至像素的保持电容Cs。尤其是，即使将用于使由p沟道TFT所构成的组件驱动晶体管Tr2导通的充分低的电平的检查用数据，通过选择晶体管Tr1而施加于组件驱动晶体管Tr2的栅极时，也可以将电容控制线12维持在远较检查用数据还低的电压，借此可以正确的将检查用数据写入保持电容Cs。此外，由于可以将充分的电荷量供应至保持电容Cs，因此可以如上所述，将通过数据线14而检测出对应保持电荷量的电压时的精度加以提高。
被固定的电容信号所可以设定的电压，可以在可以使电容信号输出部动作、并且可以作为检查用电源V3P而供应的范围内任意设定，因此可以提升缺陷检查时的条件设定的自由度。此外，可以设定多种类的检查用电源V3P并变更电压而进行检查，借此可以设定较广范围的测定条件，降低伴随着像素电路的构成的寄生电容的影响，而执行更高精度的电容值测定(作为缺陷检查中的一环)。
在本实施例2中，与上述实施例1相同，在一般动作时以及上述预定的缺陷检查之外的检查时，解除电容信号固定部300所进行的电容信号的固定控制，而对电容线进行交流驱动。此外，此时的输出电压电平的低压侧(L电平)，成为此时供应至电容信号输出部的下侧电源，此可以设定为其它的内置电路的低压侧电源的电压电平(VEE)。
(实施例3) 接下来说明实施例3。在实施例3中，具备根据来自垂直传送缓存器222的各段缓存器的输出，而形成出与实施例1相同的选择信号GL及电容信号SC的更为简易的电路构成，并并且具备在预定检查时停止电容信号SC的交流驱动，并且与实施例2相同可以将该电容信号SC固定于任意的设定电压的构成。
具体而言，如图6所示，具有以下构成。就垂直传送缓存器222的各个缓存器VSR将所输入的垂直起始信号STV加以传送，并且各个缓存器VSR的输出入方向由传送控制闸224所控制这一点来说，与上述图2的结构共用。不同之处在于，省略了图2的逻辑控制闸228及逻辑与电路232；输出至电容线12的电容信号的形成部被简化为NOR电路250(在一般动作时作为反相器而动作)；以及选择信号形成部的构成(逻辑)。此外，在图2中，假性像素设置在面板的最上行及最下行，并且也形成选择信号GL及电容信号SC而输出至这些行，但于图6的构成例中，假性像素各自设置在上下2行。因此，在第1行的像素用缓存器VSR1的前段上，设置有假性像素用缓存器VSRd1、VSRd2。
此外，在本实施例3中，在构成电容信号的形成部的NOR电路250中，在该一个输入端上，供应有来自所对应的前1个缓存器的非反转输出，在另一个输入端上，供应有来自电容信号固定部300的电容固定控制信号。与实施例1、2相同，在像素电路的缺陷检查模式及残影检查模式时，将VVDD等高电压电源供应至选择器端子Tsc，该电源电压作为H电平信号而输入至电容控制用的逻辑电路的NOR电路250，因此，此时来自NOR电路250的输出固定在L电平。此外也具备电平设定部302。也就是说具备可以连接外部电源的电平设定用端子Tv3p，该端子Tv3p连接电容信号输出部的NOR电路250的下侧电源。因此，在残影检查等使NOR电路250的输出固定时，该输出的固定L电平，控制为对应此时连接于端子Tv3p的检查用的电源电压的电压电平。
图6所示电路的全体构成及该动作如下所述。在传送方向控制信号CSV为H电平时，V起始信号STV被供应至第1个假性像素用缓存器VSRd1的输入端子in，缓存器VSRd1于垂直频率CKV1的上升时，读取此信号而从输出端子out中输出。缓存器VSRd1的输出SRd1被输入至第2个假性像素用缓存器VSRd2，缓存器VSRd2在CKV1的下1次下降时序(CKV2的上升时序)中，读取该输出SRd1并从输出端子out中输出SRd2。在缓存器VSR1的输入端子in中，供应有上述缓存器VSRd2的输出SRd2，缓存器VSR1在CKV1的下1次上升时序中读取输出SRd2，并从输出端子out中输出SR1。缓存器VSR1至VSRn是用于将选择信号GL1至GLn及电容信号SC1至SCn输出至实际的像素的缓存器，在缓存器VSRn的后段中，设置有对应于假性像素的缓存器VSRd3及VSRd4，两者均依序遵循于CKV1的上升或下降，读取前段的缓存器输出并输出至后段的缓存器。
在往第n段的缓存器VSRn的输入线与第n行的电容线SCn之间，设置有上述NOR电路250作为电容信号形成部。在NOR电路250的第1输入中，供应有上述缓存器VSRn-1的输出信号，在第2输入中供应有来自电容信号固定部300的控制信号。
在一般的显示动作时，对应供应至选择器端子Tsc的电源VVSS或GND，从电容信号固定部300中将L电平的控制信号供应至NOR电路250的第2输入中。因此，NOR电路250实质上具有使供应至该第1输入的缓存器VSRn-1的输出信号SRn-1加以反转的反相器的功能，缓存器输出信号SRn-1的反转信号从NOR电路250中，作为第n行的像素的电容信号SCn而输出至所对应的电容线SCn。
在此，在本实施例中，在相当于决定电容信号的电压电平的输出部的NOR电路250中，供应有作为H电平用的电源的VVDD。此外，关于L电平用的电源(低压侧电源)，在一般动作时通过开关组件340而供应有电源VEE，在预定的检查时供应有连接电源控制端子Tv3p的检查用电源V3P。因此，在一般动作时，从NOR电路250所输出的电容信号SC的L电平(第1电压电平Vsc1)，成为与VEE相等的电压电平(例如为-2V)，H电平(第2电压电平Vsc2)与VVDD相同，例如为10V。此外，在预定的检查时，电容信号SC固定在预定电压，并且该电压值成为检查用电源的电压V3P。电压V3P优选的是，采用，事先对于对象电路构成进行最优化后的值。
接下来说明选择信号形成部260。于本实施例中，选择信号形成部260设置于缓存器VSRn(该输出)与选择线10n之间，并以逻辑电路所构成。
具体而言，该选择信号形成部260具有反相器261；NOR电路262；及反相器264与266。在NOR电路262的第1输入端中，供应有缓存器VSRn的输出SRn，在第2输入端中，通过反相器261而供应有往缓存器VSRn的输入信号的反转信号(XSRn-1)，在第3输入端中，供应有使能信号的反转使能信号XENB。因此，NOR电路262进行缓存器输出SRn、XSRn-1、反转使能信号XENB的NOR运算。反相器264将NOR电路262的输出加以反转，反相器266再将此反相器264的输出加以反转，并将此供应至第n行的像素的选择线10。NOR电路262、反相器264与266全体构成用于进行输出SRn-1及输出SRn的NOR运算的NOR闸，并将NOR运算结果作为选择信号GLn而输出至第n行的选择线10。反相器264可以采用图2中的逻辑与电路232的输出侧上所设置的具有反转功能的电平移位器，可以将输出的极性加以反转，并对应必要而将信号的电压电平移位至电压电平，并将此输出至反相器266。
第1行的缓存器VSR1的输入，为前段的缓存器的假性像素用缓存器VSRd2的输出SRd2，该输出SRd2在NOR电路250中被反转(一般动作时)，并作为第1行的像素的电容信号SC1而输出至电容线12。此外，第1行的选择信号形成部260将缓存器VSR1的输出SRd2的反转信号XSRd2、与缓存器VSR1的输出SR1之间的NOR运算结果，作为选择信号GL1而输出至第1行的选择线10。
如上所述，通过图6所示的V驱动器的电路构成，也使对应V起始信号STV的L电平期间的期间，成为电容信号SCn的H电平期间，也就是说为所对应的行的像素的电致发光组件的熄灭期间。因此，在实施例2的电路构成中，也可以通过V起始信号STV的调整，对每1行执行电致发光组件的熄灭及组件驱动晶体管Tr2的非导通控制。此外，如上所述，由于可以较图2的电路构成更为省略传送闸及逻辑电路，因此可以由最低限度的电路组件数来构成V驱动器220，而缩小V驱动器的面积。在强烈要求面板上的电路面积的缩减的小型显示装置，例如电子取景窗(EVF)等中，必须缩减面板上所内置的电路组件面积。因此，实施例2中所说明的电路构成，对于该EVF等显示装置是很有利的，此外也可以通过采用该构成降低消耗电力。
图8显示将图6中所具体说明的电路构成加以一般化后的逻辑电路构成，图9显示图8所示的构成的时序图。在此，在图8所示的电路构成中，也存在有与图2的传送控制闸224相同的传送控制闸，但是以传送方向控制信号CSV为H电平，数据(V起始信号STV)从缓存器VSRn-1传送至缓存器VSRn的情况为例来说明，因此在图8中省略该传送控制闸的附图。电容信号形成形成部(NOR电路250)、电容信号固定部300、及固定电容信号的电平控制的构成与动作，均与图6及图7相同。
在图8中，关于V驱动器的中段部分，显示出采用缓存器VSR6至VSR8及该输出而形成出选择信号GL7至GL9及电容信号SC7至SC9的信号形成部。起始信号STV遵循垂直频率CKV依序传送至缓存器。一旦前段的缓存器VSR5的输出SR5被输入至缓存器VSR6，则缓存器VSR6对应CKV而读取此输出SR5，并将输出SR6加以输出。输出SR6被供应至第7行的选择线用的逻辑与电路280，此外并供应至NOR电路250的第1输入。在一般动作时，从电容信号固定部300中将L电平信号供应至NOR电路250的第2输入中。因此，具备对供应至第1输入的上述输出SR6的反相器的功能，并将输出SR6的H、L电平加以反转。此外，例如使该输出SR6的H电平成为10V(VVDD)，L电平成为-2V(VEE)般进行电平移位，并将所获得的信号作为电容信号SC7而输出至第7行的像素的电容线。
第7行的选择信号形成电路(选择信号用逻辑与电路)280具有反相器281；NAND电路282；及反相器284。在NAND电路282的第1输入中，供应有缓存器VSR6的输出SR6，于第2输入中，通过反相器281而供应有下1段的移位缓存器VSR7的输出SR7的反转信号XSR8，在第3输入中，供应有使能信号。NAND电路282进行这3个输入的NAND运算，反相器284对运算输出进行极性反转。因此，输出SR6及反转输出XSR7均成为H电平，并且在ENB为上升并且容许选择信号往各条选择线行进的期间中成为H电平的选择信号GL7，被输出至第7行的像素的选择线。由于从逻辑与电路280所输出的选择信号GL的电平，设定为可以充分驱动各个像素的选择晶体管，因此从缓存器VSRn至所对应的逻辑与电路280的路径中，或是在逻辑与电路280内，必须设置用于将缓存器输出SRn的H电平、L电平各自设定为10V、-2V的电平移位器。
如上所述，通过图8所示的逻辑电路构成，与上述图6所示的具体电路构成相同，在一般动作时，可以将对应V起始信号STV的H电平期间的期间中成为H电平的电容信号SCn，输出至各行的电容线。此外，在各条选择线10中，在每1个水平扫描期间中输出选择信号，将对应显示内容的数据写入所对应的像素，并并且将上述般的电容信号SC输出至电容线12，而执行电致发光组件的熄灭控制及组件驱动晶体管Tr2的非导通控制。
(实施例4) 在上述实施例中，说明采用电致发光组件作为各个像素的显示像素的电致发光显示装置中的电容控制构成的例子，但本发明也适用于液晶显示装置。以下参照图10，对实施例4，也就是对应用于液晶显示装置的例子进行说明。
在采用电致发光组件作为各个像素的显示组件时，尤其是有机电致发光组件为电流驱动型组件并且为二极管构造，因此使对应显示数据的电流从阳极往阴极单向流通，借此进行发光显示。在上述实施例1至实施例3中，对电容线512进行交流驱动，用于周期性的使通过保持电容Cs连接该电容线12的组件驱动晶体管Tr2成为非导通之故。此外，像素的缺陷检查时，使交流信号往电容线12的输出停止，而将输出电压维持在固定电压。
另一方面，在本实施例4所涉及的液晶显示装置(以下称为LCD)中，采用电压驱动型的液晶组件(Clc)作为显示组件。在该LCD中，在可以对每个像素进行高精度控制的主动矩阵型LCD中，具备用于在各个像素中单独控制液晶的像素晶体管Tr11；以及与液晶组件并联连接像素晶体管Tr11，并且用于在预定期间中将施加于液晶的电压加以保持的保持电容Cs。此外，在该主动矩阵型LCD中，在为了防止残影而对液晶进行交流驱动时，存在有周期性的对电容信号进行交流驱动的方法，该电容信号输出至各个像素的保持电容Cs上所连接的电容线512。在采用该方法时，一旦执行各个像素的缺陷检查，则在检查时输出至电容线512的电容信号产生变动，而与上述实施例相同，难以正确测定各个像素的电容值。因此，为了实现高精度的缺陷检查，优选的是，在检查时选择性的将电容信号固定在预定电平。此外，在将用于驱动各个像素电路的H驱动器410及V驱动器420，内置在与显示部400的各个像素TFT为相同的基板中而形成时，必须具有在检查时将输出至电容线512的电容信号的电压电平加以固定的构成。
因此，在本实施例4中，在驱动器内置型的主动矩阵型LCD中，设置与实施例1同样构成的电容信号固定部600，并在基板上具有图10中未显示的与图4为相同构成的电平设定部，借此，在像素的缺陷检查时，可以将输出至电容线512的电容信号的电压电平加以固定。
以下详细说明。首先在LCD中，通过将各自形成在各基板的液晶侧的第1电极与第2电极上所施加的电压加以控制，而控制密封在一对的基板间的液晶层的配向状态并借此进行显示。液晶分子与所施加的电压的极性无关，而对应该电压的绝对值来决定配向状态，就从所谓的防止显示残影的观点来看，即使周期性的对施加电压进行极性反转，只要绝对值相同则可以维持同样的显示。因此在LCD中，采用周期性的对施加于液晶层的施加电压极性进行反转的极性反转驱动，也就是说所谓的交流驱动。关于该液晶的交流驱动方法，存在有在每1个框图(Frame)或是图场(Field)期间中，对施加在各个像素的液晶的电压的极性进行反转的框图或图场反转驱动方法；在每1条线(在每1个水平扫描期间)中进行反转的线反转驱动方法；及在每1个像素中进行反转的点反转驱动方法。
在上述主动矩阵型LCD中，在第1基板侧上，在每个像素中形成有单独图案的像素电极，作为在每个像素中驱动液晶的第1电极，在与第1基板之间包夹有液晶层而对向配置的第2基板侧上，形成有对各个像素为共用的共用电极(对向电极)。
在第1基板上，形成有连接于上述像素电极的像素晶体管Tr11及保持电容Cs。此外，在第1基板上形成有，用于将显示数据信号供应至这些像素的数据线514；用于选择各个像素晶体管Tr11的选择线(栅极线)510；及连接于各个像素的保持电容Cs的一个的电极的电容线512(保持电容Cs的另一个的电极连接于像素电极)。
此外，在本实施例中，同样在第1基板上的显示部400的周边区域上，形成有用于控制并驱动像素电路的H驱动器410及V驱动器420。
像素晶体管Tr11以TFT所构成，在此采用图10所示的n沟道型TFT。此外，内置驱动器(H驱动器410、V驱动器420)由基本上可以与上述像素晶体管Tr11为相同制造过程所制造出的TFT而构成，具体而言，可以采用n沟道型TFT、p沟道型TFT，多数的电路区块以CMOS构造而设置。
在主动矩阵型LCD中，如上所述的周期性进行的各种液晶极性反转驱动，基板上是在预定周期中，对于从数据线514供应至各个像素的显示数据信号的极性，进行反转而执行的。此外，与该显示数据信号Vdata的极性反转驱动一同进行下列的反转驱动，也就是说，将共用电极电压与电容电极电压(电容线电压)当中的一种或两种，反转驱动为对显示数据信号的基准呈极性与反极性。通过对共用电极(Vcom)与电容电极(Vsc)两者或当中的一种进行交流驱动，可以缩小显示数据信号的极性反转后的振幅，而确实对象素的液晶电容Clc进行交流驱动，并可以在一定期间中确实将对应显示数据的电荷保持于保持电容Cs。此外，具有大面积并且采用有ITO(Indium TinOxide氧化铟锡)或IZO(Indium Zinc Oxide氧化铟锌)等导电性透明金属氧化物的共用电极，较多数的金属导电层中所使用的Al及Cu等更具有高电阻。因此，如果共用电极的电压的极性反转周期较短(交流驱动的频率变高)，那么消耗电力会增加。因此，为了更进一步达到低消耗电力化，也可以仅对显示数据信号及电容信号进行交流驱动。
在本实施例4中，不论是否对共用电极电压进行交流驱动，均可以适用于对电容信号进行交流驱动的情况。在对完成后的LCD在工厂出货前进行显示缺陷检查时，选择各个像素而写入检查用数据，并从数据线等中将此时各个像素中的电容值变化作为电压信号读出。借此，如果施加在电容线的电容信号的电压，在检查时因为交流驱动而产生变动，则保持电容Cs的电极电压产生变动而无法获得充分的检查精度。因此，在缺陷检查时，优选的是，使电容信号的交流驱动停止，而将输出至电容线的电容信号电压加以固定。尤其是在组装有内置驱动器时，显示部经常仅遵循内置驱动器的控制而动作，因此如上述实施例那样，必须在LCD的形成有TFT的TFT数组基板(在此是第1基板)上，形成电容信号固定部600。
LCD的H驱动器410、V驱动器420的电路构成，该基本功能与上述电致发光显示装置为共用。也就是说，H驱动器410根据水平起始信号STH，将对应相应像素的显示内容的显示数据信号Vdata，输出至每1列中所设置的数据线514上。
V驱动器420根据垂直起始信号STV，形成用于在每1行中将显示部400中配置为矩阵状的各个像素加以选择的选择信号，并依序输出至每1行上所设置的选择线(栅极线)510，并将电容信号Vsc输出至各个像素的保持电容Cs上所连接的电容线512。
如图2、图6、图8所示，V驱动器420具备，依序传送垂直起始信号STV的V移位缓存器(VSR)；及根据缓存器输出SR形成选择信号，并且形成电容信号的信号形成部。选择信号的波形及输出时序，可以与图4、图7、图9等图所示的选择信号GL相同，选择信号形成部的逻辑构成，可以采用与上述图2、图6、图8等为相同的构成。另一方面，例如在每1行对电容信号进行极性反转时，电容信号形成部采用使反转周期成为1H(1个水平扫描期间)的逻辑构成。
在采用对每1个像素进行极性反转的点反转驱动时，电容信号也在每个像素中具有不同极性，因而极具效果。另一方面，将显示数据信号写入保持电容之后，至写入下1个显示数据信号为止的期间中，就尽可以能不使所保持的数据信号损失的观点来看，保持电容的电极电压优选的是，不会产生变动。因此，在点反转时，电容线512在每1行中设置2条，当中的1条电容线(512o)连接于奇数列的像素的保持电容Cs，另1条电容线(512e)连接于，供应有与奇数列的像素为反极性的显示数据信号的偶数列的像素的保持电容Cs。此外，V驱动器420的电容信号形成形成部的逻辑部，分别形成对奇数列用电容线及偶数列用电容线，在每1行中设定极性反转时序后的电容信号。
图11显示对电容线进行交流驱动时，在一般显示动作时着眼于某1像素时的各信号的波形的一例。输出至各行的选择信号，成为在每1个水平扫描期间中使所对应的行的像素晶体管Tr11导通的电平(在此为H电平)。在图11的例子中，此时在所对应的数据线514上，输出有同一像素中的每个图场的极性反转后的显示数据信号Vdata。
选择信号从L电平改变为H电平(选择电平)，使像素晶体管Tr11导通，显示数据信号通过像素晶体管Tr11的源极漏极之间而施加于像素电极，以及保持电容的一个电极。接着，一旦选择信号从H电平下降至L电平，则像素晶体管Tr11成为非导通停止对保持电容Cs的充电，而决定了施加于像素电极的电压Vp。至决定像素电极电压为止，电容信号维持于一定的电压，决定像素电极电压的后(像素晶体管Tr11成为非导通后)，对基准电压(在此为中心电压Vc)的极性产生反转。在该例中，在显示数据信号的对Vc的极性为H电平时，在像素晶体管Tr11成为非导通之后，电容信号Vsc从L电平改变为H电平。相反的，在数据信号的极性为L电平时，在像素晶体管Tr11成为非导通之后从H电平改变为L电平。因此，如图11所示，通过使成为与写入后的显示数据信号为同样极性的方式而改变电容信号Vsc，可以对应电容信号Vsc的变化而对保持电容Cs中所保持的显示数据电压Vp进行电平移位。因此，可以将显示数据信号Vdata的振幅抑制为最低程度，并且最终可以在各个像素中提高施加于液晶电容Clc的显示数据电压Vp。
在这样构成中，在进行显示缺陷检查时，如果以一般方式来驱动各个像素时，那么使像素晶体管Tr11成为导通，在将检查用数据写入保持电容Cs之后，电容信号Vsc的电平会产生变化。也就是说，在通过数据线将写入后的检查数据加以读出时，像素电极电压会产生极大的变动，而容易导致检查精度的降低。因此，在检查时，优选的是，使该电容信号的电平变化(交流驱动)停止，此外并可以通过电容线512，将像素电极电压设定为更能够提高检查精度的电压。
在这样的对电容线进行交流驱动时，电容信号形成部可以通过对来自V移位缓存器等的输出进行逻辑运算，而形成出如图11所示的波形的电容信号。此外，也可以能仅单纯的进行预定缓存器的输出的反转，而形成电容信号。因此，在本实施例中，也在电容信号的输出段上设置逻辑电路，此外并设置与图2等为同样构成的电容信号固定部600，而将用于对应要求将该输出电平加以固定的电容固定控制信号，供应至电容信号的输出电路(图2的逻辑电路240等)。借此，在显示装置的一般显示时，不会限制电容信号的交流输出，另一方面，在工厂出货等时对显示面板进行缺陷检查时，可以将电容信号的电压电平固定于预定电平。此外，并不限定于将电容固定控制信号输入至最终逻辑电路的输入中的构成，也可以采用下列构成，也就是说，将另外的输出电压切换专用的TFT，与驱动器同时形成在基板上，并将其连接于电容线512，对应检查时等的要求而使TFT动作，并将电容信号的电压电平连接于一定电压的电源上的构成。
此外，可以设置与图2为相同构成的电平设定部，并通过连接于设定用端子Tv3p的电源V3P，而将电容信号固定时的电容信号的电压电平设定为任意电平。
在以上的各个实施例中，通过保护电路而分别将固定控制信用端子Tsc及设定用端子Tv3p连接于电容信号形成部的对应的电路上，主要用于防止静电噪声等从这些端子中侵入，而导致面板上的电路受到静电破坏。
权利要求
1.一种显示装置，其具备具有配置为矩阵状的多个像素的显示区域以及用于驱动上述显示区域内的上述多个像素的驱动电路，其特征在于在上述显示区域中，上述多个像素各自具备显示组件，对应显示数据而控制上述显示组件的像素晶体管以及用于将上述显示数据保持预定期间的保持电容；上述保持电容具备第1电极以及第2电极，上述第1电极连接在上述像素晶体管与上述显示组件之间，上述第2电极连接在电容线上；上述驱动电路至少具有垂直方向驱动部及电容信号固定部；上述垂直方向驱动部具备，将预定的交流信号作为电容信号而输出至上述电容线的电容信号形成部；上述电容信号固定部，选择性的将从上述电容信号形成部输出的上述电容信号固定在直流电平。
2.根据权利要求1所述的显示装置，其特征在于，还具备将从上述电容信号形成部输出的上述电容信号的上述电压电平加以设定的电平设定部。
3.根据权利要求2所述的显示装置，其特征在于，上述电平设定部检测出固定控制信号从上述电容信号固定部的输出，而将用于在上述电容信号形成部的电容信号输出部中决定该电容信号的电压值的输出部电源电压的电平加以设定。
4.根据权利要求2所述的显示装置，其特征在于，上述电平设定部具有电平设定用端子，并且对应连接在该电平设定用端子的设定用电源，而设定上述电容信号的上述电压电平。
5.根据权利要求1所述的显示装置，其特征在于，上述电容信号固定部具有固定控制用端子，并且对应连接在该固定控制用端子的电源电压，而进行对上述电容信号的直流电平的固定控制。
6.根据权利要求1所述的显示装置，其特征在于，上述电容信号固定部在上述显示区域的动作检查模式时，固定上述电容信号的电平。
7.一种显示装置，其具备具有配置为矩阵状的多个像素的显示区域以及用于驱动上述显示区域内的上述多个像素的驱动电路，其特征为在上述显示区域中，上述多个像素各自具备显示组件，对应显示数据而控制上述显示组件的像素晶体管以及用于将上述显示数据保持预定期间的保持电容；上述保持电容具备第1电极及第2电极，上述第1电极连接在上述像素晶体管与上述显示组件之间，第2电极连接在电容线上；在上述显示区域的水平扫描方向中，延伸形成有用于选择所对应的像素的像素晶体管的选择线以及用于控制上述保持电容的上述第2电极的电位的电容线；上述驱动电路至少具有垂直方向驱动部及电容信号固定部；上述垂直方向驱动部形成，根据表示1个垂直扫描期间的开始时序的垂直起始信号，用于选择所对应的行的上述像素晶体管而依序输出至上述选择线的选择信号，并且形成根据上述垂直起始信号而在1个水平扫描期间中设定有第1电压电平期间与第2电压电平期间，并且依序输出至上述电容线的电容信号；上述电容信号固定部，选择性的将从上述垂直方向驱动部所输出的上述电容信号固定在直流电平。
8.根据权利要求7所述的显示装置，其特征在于，上述垂直方向驱动部具备垂直传送缓存器，具有用于读取上述垂直起始信号并且予以依序传送的多段的缓存器；选择信号形成部，根据上述垂直传送缓存器的输出而形成供应至上述选择线的上述选择信号；以及电容信号形成部，根据上述垂直传送缓存器的输出而形成上述电容信号。
9.根据权利要求8所述的显示装置，其特征在于，上述电容信号形成部具有用于将上述电容信号输出至上述电容线的逻辑电路；在上述逻辑电路的1个输入端，供应有来自上述电容信号固定部的预定电平的固定控制信号，并且对应该固定控制信号，将来自上述逻辑电路的上述电容信号的输出电平加以固定。
10.根据权利要求7所述的显示装置，其特征在于，还具备将从上述电容信号形成部输出的上述电容信号的上述电压电平加以设定的电平设定部。
11.根据权利要求10所述的显示装置，其特征在于，上述电平设定部检测出固定控制信号从上述电容信号固定部的输出，而将用于在上述电容信号形成部的电容信号输出部中决定该电容信号的电压值的输出部电源电压的电平加以设定。
12.根据权利要求10所述的显示装置，其特征在于，上述电平设定部具有电平设定用端子，并且对应连接在该电平设定用端子的设定用电源，而设定上述电容信号的上述电压电平。
13.根据权利要求7所述的显示装置，其特征在于，上述电容信号固定部具有固定控制用端子，并且对应连接在该固定控制用端子的电源电压，而进行对上述电容信号的直流电平的固定控制。
14.根据权利要求7所述的显示装置，其特征在于，上述电容信号固定部在上述显示区域的动作检查模式时，固定上述电容信号的电平。
全文摘要
本发明的目的在于，提升在各个像素中具有显示组件的显示装置中的检查精度。本发明提供一种显示装置，在各个像素中具备显示组件；控制该显示组件的动作的像素晶体管；及将对应显示数据的电荷保持一定期间的保持电容。在一般动作时，在预定周期中对输出至各个保持电容所连接的电容线的电容信号进行交流驱动，借此可以提升显示质量等。另一方面，在像素的缺陷检查等中，将输出至电容线的电容信号设定为固定电平的构成，预先与像素电路等同时形成在基板上。借此，在检查时从各个像素的电容值数据等当中检测出各个像素的缺陷时，可以提升检查精度。此外，在检查时，也可以将固定电平，设定为适用于检查的任意检查用电压。
文档编号H05B33/08GK1945670SQ20061014205
公开日2007年4月11日 申请日期2006年10月8日 优先权日2005年10月4日
发明者神野优志, 池田恭二, 上杉健哉 申请人:三洋电机株式会社