电路板的制作方法

电路板的制作方法
【专利摘要】本发明涉及一种电路板的制作方法，其包括以下步骤：提供一基层板，该基层板具有第一铜箔层、绝缘层以及第二铜箔层，该第一铜箔层及该第二铜箔层分别位于该绝缘层相背的两表面；该基层板包括产品区与非产品区，产品区与待形成的电路板单元相互对应，非产品区为在电路板成型之后需要被去除的区域在非产品区定义至少一个测试区，该至少一个测试区用来测试产品区的层间偏移距离。
【专利说明】电路板的制作方法
【技术领域】
[0001]本发明涉及一种电路板的制作方法。
【背景技术】
[0002]现有的印刷电路板一般为多层结构，其是由多个印刷电路单板压合而成，由于压合时存在加工误差，多层板导体层的各孔环之间或与空环之间会出现偏移的问题。而在压合后如何检测各印刷电路单板之间的偏移距离的情况一直是本领域技术人员难以解决的难题。现有技术中，对于两层板，采用切片并借助显微镜才能观察层间偏移，过程繁琐；对于多层板，一般需通过X-ray设备来观察层间偏移，但这种设备价格昂贵，且检测软件设计复杂，不利于节约生产成本。

【发明内容】

[0003]鉴于上述状况，有必要提供一种能克服上述问题的电路板制作方法。
[0004]提供一基层板，该基层板具有第一铜箔层、绝缘层以及第二铜箔层，该第一铜箔层及该第二铜箔层分别位于该绝缘层相背的两表面，该基层板包括产品区与至少一个测试区，该至少一个测试区用来测试产品区的层间偏移距离；将该产品区内的该第一铜箔层制作形成第一导电线路、该第二铜箔层制作形成第二导电线路；将该至少一个测试区内的该第一铜箔层制作成MXN阵列排列的多个导电铜垫，及将该至少一个测试区内的该第二铜箔层制作成MXN阵列排列的多个导电铜环，该M行中的第一行导电铜环通过铜金属线电连接，该铜金属线延伸至该内层板边缘而形成电镀接线，该多个导电铜垫与该多个导电铜环一一对应，该导电铜垫的直径小于与其对应的导电铜环的直径，沿该导电铜环阵列排列的方向，该导电铜环的直径依次等幅增加；在每个导电铜垫中形成第一通孔，该第一通孔贯穿该第一导电垫、该中间绝缘层及该导电铜环，该每个第一通孔的直径相等；对该第一通孔进行导电材料的填充以形成该第一导通孔；及对该测试区的导电铜垫进行电解镀金，通过目测该测试区上M行中的第一行导电铜垫被镀金的个数得出该产品区中的第二导电线路相对于该第一导电线路的偏移距离。
[0005]与现有技术相比，本技术方案提供的电路板制作方法制作成的电路板，包括产品区与非产品区，通过在非产品区定义一个测试区，将测试区的第一铜箔层制作成阵列排列的导电铜垫，将测试区的第二铜箔层制作成阵列排列的导电铜环，通过对测试区的导电铜垫进行电镀，目视测试区表面的导电铜垫被镀金的个数来得出产品区的第二导电线路相对于第一线路的偏移。检测完毕去掉非产品区，仅留下客户需要的产品区，方法简单易行，节约成本。
【专利附图】

【附图说明】
[0006]图1为本发明提供的内层基板的示意图。
[0007]图2为图1沿I1-1I方向的剖面图。[0008]图3为图1的内层基板的一个表面制作成的产品区与测试区的结构图。
[0009]图4为图1的内层基板的另一个表面制作成的产品区与测试区的结构图。
[0010]图5为图3沿V-V方向的剖面图。
[0011]图6为在测试区表面形成第一通孔的示意图。
[0012]图7为本发明第一实施例制作成的电路板100的截面图。
[0013]图8为本发明第二实施例制作成的电路板200的截面图。
[0014]图9-11为图8中提供的电路板进行层间偏移距离测试示意图。
[0015]主要元件符号说明
【权利要求】
1.一种电路板的制作方法，包括步骤:提供一基层板，该基层板具有第一铜箔层、绝缘层以及第二铜箔层，该第一铜箔层及该第二铜箔层分别位于该绝缘层相背的两表面，该基层板包括产品区与至少一个测试区，该至少一个测试区用来测试产品区的层间偏移距离；将该产品区内的该第一铜箔层制作形成第一导电线路、该第二铜箔层制作形成第二导电线路；将该至少一个测试区内的该第一铜箔层制作成MXN阵列排列的多个导电铜垫，及将该至少一个测试区内的该第二铜箔层制作成MXN阵列排列的多个导电铜环，该M行中的第一行导电铜环通过铜金属线电连接，该铜金属线延伸至该内层板边缘而形成电镀接线，该多个导电铜垫与该多个导电铜环一一对应，该导电铜垫的直径小于与其对应的导电铜环的直径，沿该导电铜环阵列排列的方向，该导电铜环的直径依次等幅增加；在每个导电铜垫中形成第一通孔，该第一通孔贯穿该第一导电垫、该中间绝缘层及该导电铜环，该每个第一通孔的直径相等；对该第一通孔进行导电材料的填充以形成该第一导通孔；及对该测试区的导 电铜垫进行电解镀金，通过目测该测试区上M行中的第一行导电铜垫被镀金的个数得出该产品区中的第二导电线路相对于该第一导电线路的偏移距离。
2.如权利要求1所述的电路板制作方法:在该第二导电线路的一侧依次压合形成P层绝缘层及P层第二铜箔层，其中，绝缘层与第二铜箔层依次相间隔，且将该产品区中的P层第二铜箔层中的每个第二铜箔层Pi形成第二导电电路，将该至少一个测试区中的P层第二铜箔层中的每个第二铜箔层Pi制作成MXN阵列排列的多个导电铜环，该多个导电垫与该多个导电铜环——对应，其中，M、N、1、P为自然数；M=P+1 ;N > 1，i兰I。
3.如权利要求2所述的电路板制作方法，其特征在于:延伸该第一通孔使该第一通孔贯穿该基层板、P层绝缘层以及P层铜箔层。
4.如权利要求3所述的电路板制作方法，其特征在于:对该第一通孔填充导电材料形成第一导通孔。
5.如权利要求1或2所述的电路板的制作方法，其特征在于:该导电铜垫、导电铜环、第一导电线路以及第二导电线路采用影像转移工艺及蚀刻工艺同时形成。
6.如权利要求2所述的电路板的制作方法，其特征在于:该Pi层上M行中的第i+Ι行的导电铜环之间通过铜金属线电连接，该铜金属线延伸至该第二铜箔层边缘而形成电镀接线。
7.如权利要求1所述的电路板的制作方法，其特征在于:靠近该第一铜箔层的该第二铜箔层中该M行中的第一行导电铜环之间通过铜金属线电连接，且该铜金属线延伸至该第二铜箔层边缘而形成电镀接线。
8.如权利要求1所述的电路板的制作方法，其特征在于:沿该导电铜垫阵列排列的方向，该导电铜垫的直径均相等。
9.如权利要求1所述的电路板的制作方法，其特征在于:所述电路板的偏移距离的检测方法为:先设定沿该导电铜环排列的方向，该第一通孔与该导电铜环的内环之间的距离分别为A1、A2、A3、A4、A5、......、An、An+1,该第二导电线路相对于该第一导电线路的偏移距离为L;当L < A1时，该第一列的第一导通孔和与其同列的导电铜环不会接触导通，从而该第一列的导电铜垫不会被镀上金；当A1 < L < A2时，该第一列的第一导通孔与同列的该导电铜环接触导通，该列的导电铜环内壁会被镀上金，从而该第一列的导电铜垫会被镀金；当A2<L < A3，该第一列的第一导通孔以及第二列的该第一导通孔分别和与其同列的该导电铜环接触导通，从而该第一列与该第二列的导电铜垫会被镀金，同理，当L > An+1时，n+1列导电铜垫均会镀上金，则代表偏移距离L大于An+1。
10.如权利要求9所述的电路板的制作方法，其特征在于:An+1与An之间的差值为一定值。`
【文档编号】H05K3/00GK103796429SQ201210429680
【公开日】2014年5月14日 申请日期:2012年11月1日 优先权日:2012年11月1日
【发明者】向玉娟 申请人:宏启胜精密电子(秦皇岛)有限公司, 臻鼎科技股份有限公司