一种减少Connector引脚相互串扰的设计方法
【专利摘要】本发明提供一种减少Connector引脚相互串扰的设计方法，属于Connector端引脚间串扰优化领域，通过仿真和打样实测信号发现，对Connector引脚处的优化补偿，可以进步改进信号质量，以SAS12GConnector为例，在TX&RX引脚中心加打一簇GNDVIA，作为串扰抑制屏蔽通道，从而降低TX和RX链路之间的近端噪声，改进信号质量。
【专利说明】-种减少Connector引脚相互串扰的设计方法
【技术领域】
[0001] 本发明涉及Connector端引脚间串扰优化领域，具体地说是一种减少Connector 引脚相互串扰的设计方法。
【背景技术】
[0002] 在PCB板设计时，随着高速信号速度的提升，信号的上升时间较加剧变短，这样， 在很短的耦合传输距离内，两信号线上的干扰噪声将达到饱和。为进步降低两耦合线之 间的串扰噪声，常规优化设计为，尽量缩短耦合传输线长度，增大耦合传输线之间的空间 等方式来改进信号质量。但很少对传输线互连器Connector端进行优化，对于SAS12G Connector引脚分布所示，其差分TX引脚和RX引脚相邻耦合，由于差分信号在两引脚上传 输路径正好相反，这样将会引起将高的近端噪声，其耦合噪声幅值随频率变化可用S参数 表示仿真波形。
[0003] 注：在仿真波形中，dB(C21A)/ dB(C21B)/ dB(C21C)/ dB(C21D)的含义如下： 1、 dB(C21A)_ TX Diff pair B 对 RX Diff pair A 产生的近端噪声； 2、 dB(C21B)_ TX Diff pair B 对 RX Diff pair D 产生的近端噪声； 3、 dB(C21C)_ TX Diff pair C 对 RX Diff pair A 产生的近端噪声； 4、 dB(C21D)_ TX Diff pair C 对 RX Diff pair D 产生的近端噪声。
[0004] 由于Connector Pin TX&RX端相邻耦合，因而TX端和RX端信号传播的路径相反， 其TX端的发送信号正好耦合到RX的接受端，影响到RX信号的质量。对于用传输线方式展 示TX对RX端近端噪声影响，Connector TX&RX Pin噪声影响和传输线方式产生噪声影响 过程是一样的。
[0005] 由于主板结构和空间的限制，造成无法用常规方式进行优化补偿。
【发明内容】
[0006] 基于上述问题，本发明提供一种减少Connector引脚相互串扰的设计方法，通过 仿真和打样实测信号发现，对Connector引脚处的优化补偿，可以进步改进信号质量。
[0007] 为进一步降低SAS12G connector TX&RX引脚之间的耦合噪声，我们将在TX和RX 引脚耦合距离中心加打一排GND VIA，通过这些GND VIA将更多的近端噪声给抑除掉。
[0008] 通过上述Connector端layout优化前后对比，其近端噪声幅度总结如下表1 :
【权利要求】
1. 一种减少Connector引脚相互串扰的设计方法，其特征在于在SAS12G connector的 TX和RX引脚耦合距离中心加打一排GND VIA，作为串扰抑制屏蔽通道，从而降低TX和RX 链路之间的近端噪声。
2. 根据权利要求1所述的方法，其特征在于采用频域方式仿真分析connector端改进 前后的S参数来判定近端噪声的抑制程度。
3. 根据权利要求2所述的方法，其特征在于 近端噪声S(dB)幅值计算公式为：
其中：xtlk_value数值表示近端稱合系数，根据上面的公式，其xtlk_value值越小，奉禹 合噪声就越低，其S(db)值较越大。
4. 根据权利要求3所述的方法，其特征在于在PCB设计时，对于原始layout connector 结构，通过前述串扰噪声频域仿真分析，对其connector处通过加打一排GND VIA进行噪声 抑制优化。
5. 根据权利要求4所述的方法，其特征在于为进步展示整链路信号的质量，再利用ADS 仿真软件对其整链路进行时域仿真。
【文档编号】H05K1/02GK104093265SQ201410355164
【公开日】2014年10月8日 申请日期:2014年7月24日 优先权日:2014年7月24日
【发明者】武宁, 吴福宽 申请人:浪潮电子信息产业股份有限公司