像素结构、其制作方法与薄膜晶体管的制作方法
【专利说明】
【技术领域】
[0001]本发明是有关于一种像素结构、其制作方法与薄膜晶体管。
【【背景技术】】
[0002]家用电器设备的各式电子产品之中。其中，应用薄膜晶体管(thinfilmtransistonTFT)的液晶显示器已经被广泛地使用。薄膜晶体管式的液晶显示器主要是由薄膜晶体管阵列基板、彩色滤光阵列基板和液晶层所构成，其中，薄膜晶体管阵列基板上设置有多个以阵列排列的薄膜晶体管，以及，与每一个薄膜晶体管对应配置的像素电极(pixel electrode)，以构成像素结构。对于所设置的薄膜晶体管中，薄膜晶体管包含栅极、漏极、源极与通道层，以构成像素结构中的开关元件。
[0003]然而，于薄膜晶体管的结构之中，由于会有寄生电容产生于其中的问题，像素结构的效能将可能会受到此寄生电容的影响。进一步而言，当薄膜晶体管结构中有寄生电容产生时，液晶显示器的画面品质将可能会受影响，例如，寄生电容将可能造成液晶显示画面有亮暗不均的问题。
【
【发明内容】
】
[0004]本发明的一实施方式提供一种像素结构，于此像素结构中，可通过第二绝缘层的设置而降低源极与漏极的其中之一与栅极之间所产生的寄生电容，借以降低馈通电压与栅极负载，以使应用像素结构的显示面板可以有更佳的品质。
[0005]本发明的一实施方式提供一种像素结构，包含基板、栅极、通道层、第一绝缘层、源极、漏极与第二绝缘层。栅极设置于基板上。通道层设置于基板上。第一绝缘层设置于栅极与通道层之间。源极电性连接于通道层。漏极电性连接于通道层。第二绝缘层设置于垂直投影落于通道层内的源极与漏极的其中之一的一部分与栅极之间，其中，垂直投影落于通道层内的源极与漏极的其中之一的一部分与栅极之间的垂直距离为第一距离，而垂直投影落于通道层内的源极与漏极的其中另一者的一部分与栅极之间的垂直距离为第二距离，其中，第一距离至少包含第二绝缘层的厚度，且第一距离大于第二距离。
[0006]于部分实施方式中，通道层至栅极的垂直投影落于栅极之内。
[0007]于部分实施方式中，第一绝缘层覆盖栅极背向基板的表面，且第二绝缘层设置于垂直投影落于通道层内的源极与漏极的其中之一的一部分与部分通道层之间。
[0008]于部分实施方式中，第二绝缘层设置于部分漏极与部分通道层之间，且第二绝缘层的相对两表面分别被部分漏极与部分通道层完全覆盖。
[0009]于部分实施方式中，通道层、源极、漏极与第二绝缘层位于基板与第一绝缘层之间，且栅极设置于第一绝缘层背向基板的表面。
[0010]于部分实施方式中，像素结构更包含遮蔽层。遮蔽层位于基板与通道层之间，其中，通道层至遮蔽层的垂直投影落于遮蔽层之内。
[0011]于部分实施方式中，第二绝缘层设置于第一绝缘层朝向源极与漏极的其中之一与朝向通道层的表面上，且第二绝缘层至通道层的垂直投影落于源极与漏极的其中之一至通道层的垂直投影内。
[0012]于部分实施方式中，第二绝缘层设置于第一绝缘层背向源极与漏极的其中之一与背向通道层的表面上，且第二绝缘层至通道层的垂直投影落于源极与漏极的其中之一至通道层的垂直投影内。
[0013]于部分实施方式中，第二绝缘层的厚度为300纳米(nm)至400纳米(nm) O
[OOM]于部分实施方式中，像素结构更包含栅极驱动电路(gate on array;GOA)单元。栅极驱动电路包含第一导电单元与第二导电单元。第一导电单元设置于基板上，并电性连接至栅极。第二导电单元设置于第一导电单元之上。
[0015]于部分实施方式中，像素结构更包含钝化层与像素电极。钝化层位于第一绝缘层、通道层、第二绝缘层、源极与漏极之上。钝化层具有通孔，以至少暴露部分漏极。像素电极位于钝化层上，并通过通孔与漏极电性连接。像素电极、漏极、钝化层与栅极于基板的垂直投影至少部分重叠。
[0016]本发明的一实施方式提供一种像素结构的制作方法，包含以下步骤。形成栅极于基板上。形成第一绝缘层于基板与栅极上。形成半导体层于第一绝缘层上，并图案化半导体层成通道层，其中，通道层具有源极连接部与漏极连接部。形成第二绝缘层，并图案化第二绝缘层，以使图案化的第二绝缘层至通道层的垂直投影落于源极连接部与漏极连接部的其中之一之内。形成金属层于第一绝缘层、通道层与第二绝缘层上，并将金属层图案化为源极与漏极，其中，源极电性连接源极连接部，漏极电性连接漏极连接部，且第二绝缘层位于源极与漏极的其中之一与栅极之间。
[0017]于部分实施方式中，图案化半导体层与图案化第二绝缘层为通过同一道半阶式光罩(half-tone mask)制程完成，且图案化半导体层与图案化第二绝缘层的步骤包含以下步骤。形成第二绝缘层于半导体层上，并形成光阻层于第二绝缘层上。通过半阶式光罩曝光光阻层，并对光阻层进行显影制程。进行第一蚀刻制程，以图案化半导体层与第二绝缘层，并移除部分光阻层，以暴露图案化的第二绝缘层。进行第二蚀刻制程，以移除部分图案化的第二绝缘层，并暴露部分通道层。
[0018]于部分实施方式中，像素结构的制作方法更包含以下步骤。形成钝化层于第一绝缘层、通道层、第二绝缘层、源极与漏极之上。形成通孔于钝化层之中，以至少暴露部分漏极。形成像素电极于钝化层上，并将像素电极通过通孔与漏极电性连接，其中，像素电极、漏极、钝化层与栅极于基板的垂直投影至少部分重叠。
[0019]于部分实施方式中，像素结构的制作方法更包含形成栅极驱动电路单元，其中，形成栅极驱动电路单元的步骤包含以下步骤。形成第一导电单元于基板上，其中，第一导电单元与栅极为通过同一道光罩制程形成。形成第二导电单元于第二绝缘层上，其中，第二导电单元、源极与漏极为通过同一道光罩制程形成。
[0020]本发明的一实施方式提供一种像素结构的制作方法，包含以下步骤。形成金属层于基板上，并将金属层图案化为源极与漏极。形成半导体层于源极与漏极上，并图案化半导体层成通道层。形成第一绝缘层，其中，第一绝缘层至通道层的垂直投影与源极与漏极的其中之一的一部分至通道层的垂直投影重叠。形成第二绝缘层于源极、漏极、通道层与第一绝缘层上。形成栅极于第二绝缘层上。
[0021]于部分实施方式中，像素结构的制作方法更包含于形成金属层于基板上的步骤前，形成遮蔽层于基板上，其中，通道层至遮蔽层的垂直投影落于遮蔽层之内。
[0022]本发明的一实施方式提供一种薄膜晶体管，包含基板、栅极、通道层、第一绝缘层、第一电极与第二电极。栅极设置于基板上。通道层设置于基板上。第一绝缘层设置于栅极与通道层之间。第一电极以及第二电极电性连接于通道层，其中，第一电极与栅极间形成第一电容，第二电极与栅极间形成第二电容，且第一电容大于第二电容。
[0023]于部分实施方式中，第一电容与第二电容的差值约为1pF至lOOpF。
[0024]本发明的一实施方式提供一种薄膜晶体管，包含基板、栅极、通道层、第一绝缘层、第一电极与第二电极。栅极设置于基板上。通道层设置于基板上。第一绝缘层设置于栅极与通道层之间。第一电极以及第二电极电性连接于通道层，其中，第一电极与栅极间的最大垂直距离和第二电极与栅极间的最大垂直距离的差值约为300埃至约10000埃。
【【附图说明】】
[0025]图1绘示本发明第一实施方式的像素结构的剖面图。
图2A至图2K绘示图1的像素结构于制作流程的不同阶段的剖面图。
图3绘示本发明第二实施方式的像素结构的剖面图。
图4绘示本发明第三实施方式的像素结构的剖面图。
图5绘示本发明第四实施方式的像素结构的剖面图。
图6绘示本发明第五实施方式的像素结构的剖面图。
图7A至图7G绘示图6的像素结构于制作流程的不同阶段的剖面图。
图8绘示本发明第六实施方式的像素结构的剖面图。
图9A至图9D绘示图8的像素结构于制作流程的不同阶段的剖面图。
【符号说明】
[0026]100A、100B、100C、100D、100E、100F像素结构102 基板104 栅极
106第一绝缘层
107半导体层
108通道层 108d 漏极连接部 108s 源极连接部
109辅助层
110源极 112 漏极
113、113a、113al、113a2、113b、113bl、113b2光阻层
114、114a、114al、114a2、114b、114c第二绝缘层
115半阶式光罩
116第一钝化保护层 118 钝化层 120通孔
122共用电极
124第二钝化保护层
126像素电极
130栅极驱动电路单元
132第一导电单元
134第二导电单元
140遮蔽层
Dl第一距离