r> D2第二距离
T1、T2厚度
【【具体实施方式】】
[0027]以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，该多个实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，该多个实务上的细节是非必要的。此外，为简化图式起见，一些已知惯用的结构与元件在图式中将以简单示意的方式绘示的。
[0028]有鉴于寄生电容将可能造成液晶显示画面有亮暗不均的问题。有鉴于此，于本发明的像素结构中，可通过第二绝缘层的设置而降低源极与漏极的其中之一与栅极之间所产生的寄生电容，借以降低馈通电压与栅极负载，以使应用像素结构的显示面板可以有更佳的品质，并改善亮暗不均的问题。
[0029]图1绘示本发明第一实施方式的像素结构100Α的剖面图。像素结构100Α包含基板102、栅极104、第一绝缘层106、通道层108、源极110、漏极112、第二绝缘层114b、第一钝化保护层116、钝化层118、共用电极122、第二钝化保护层124与像素电极126。此外，基板102、栅极104、通道层108、第一绝缘层106、源极110、漏极112与第二绝缘层114b的组合至少可视为构成一个薄膜晶体管。
[0030]栅极104设置于基板102上。通道层108设置于基板102上。第一绝缘层106设置于栅极104与通道层108之间。图1中，自基板102向上层叠的元件依序为栅极104、第一绝缘层106与通道层108，其中，第一绝缘层106覆盖栅极104背向基板102的表面(即栅极104之上表面)。亦即，图1所绘的像素结构100A显示了底栅极(bottom gate)薄膜晶体管结构。此外，源极110电性连接于通道层108，且漏极112也电性连接于通道层108。
[0031]本实施方式中，第二绝缘层114b设置于垂直投影落于通道层108内的漏极112与栅极104之间。于其他的实施方式中，第二绝缘层114b为设置于垂直投影落于通道层108内的源极110与栅极104的一部分之间。
[0032]换言之，第二绝缘层114b可设置于垂直投影落于通道层108内的源极110与漏极112的其中之一的一部分与栅极104之间。此外，于第二绝缘层114b设置于漏极112与栅极104之间的实施方式中，源极110与栅极104之间可以不设置第二绝缘层114b。同样地，于第二绝缘层114b设置于源极110与栅极104之间的实施方式中，漏极112与栅极104之间可以不设置第二绝缘层114b。
[0033]进一步而言，第二绝缘层114b设置于垂直投影落于通道层108内的部分漏极112的一部分与部分通道层108之间。亦即，对漏极112朝向栅极104的表面而言，其一部分为连接通道层108，而其另一部分为连接第二绝缘层114b。换言之，第二绝缘层114b设置于部分漏极112与部分通道层108之间，且第二绝缘层114b的相对两表面分别被部分漏极112与部分通道层108完全覆盖。
[0034]于此配置下，垂直投影落于通道层108内的漏极112的一部分与栅极104之间的垂直距离为第一距离Dl，而垂直投影落于通道层108内的源极110的一部分与栅极104之间的垂直距离为第二距离D2，其中，第一距离Dl至少包含第二绝缘层114b的厚度，第二距离D2举例是不包含第二绝缘层114b的厚度。以上所述的「第一距离Dl至少包含第二绝缘层114b的厚度」的意思为，第二绝缘层114b的厚度会被列入第一距离Dl的范围之中。例如，本实施方式中，第一距离Dl至少包含第二绝缘层114b的厚度、通道层108的厚度与第一绝缘层106的厚度。此外，第二距离D2至少包含通道层108的厚度与第一绝缘层106的厚度。进一步而言，图1中，第一距离Dl为漏极112朝向栅极104与第二绝缘层114b的表面与栅极104朝向漏极H2与第二绝缘层114b的表面之间的垂直距离，第二距离D2为源极110朝向栅极104与通道层108的表面与栅极104朝向通道层108与源极110的表面之间的垂直距离。
[0035]由于第一距离Dl相对第二距离D2更进一步将第二绝缘层114b的厚度列入其中，因此第一距离Dl会大于第二距离D2。借由此第一距离Dl大于第二距离D2的配置，可以降低漏极112与栅极104之间所产生的寄生电容，借以降低馈通(feed through)电压与栅极负载(gate loading)。因此，通过此配置降低漏极112与栅极104之间所产生的馈通电压与栅极负载后，应用此像素结构100A的显示面板可以有更佳的品质。
[0036]换言之，若源极110与栅极104间形成第一电容，漏极112与栅极104间形成第二电容，其中，第一电容例如是栅极/源极电容(CGS)，而第二电容例如是栅极/漏极电容(CGD)，借由设置于漏极112与栅极104之间的第二绝缘层114b，可以降低第二电容，使得第一电容大于第二电容，进而降低馈通电压与栅极负载。另一方面，于部分实施方式中，第二绝缘层114b的厚度举例为300纳米(nm)至400纳米(nm)。通过调整第二绝缘层114b的厚度，可以调整第一距离Dl的大小，使得第二电容(栅极/漏极电容)具有可调性。
[0037]除此之外，通道层108至栅极104的垂直投影落于栅极104之内。换言之，通道层108至基板102的垂直投影面积小于或等于栅极104至基板102的垂直投影面积，且通道层108至基板102的垂直投影落于栅极104至基板102的垂直投影的范围内或与其一致。于此配置下，由于栅极104可遮蔽自基板102背向通道层108的一侧射向通道层108的光线，因此，可避免通道层108因光照而产生的光电流，进而防止有漏电产生。
[0038]另一方面，第一钝化保护层116与钝化层118位于第一绝缘层106、通道层108、第二绝缘层114b、源极110与漏极112之上，其中，钝化层118位于第一钝化保护层116上表面并覆盖第一钝化保护层116。第一钝化保护层116与钝化层118具有通孔120，以至少暴露部分漏极112。第二钝化保护层124位于钝化层118上，且共用电极122位于第二钝化保护层124与钝化层118之间。
[0039]像素电极126位于钝化层118、共用电极122与第二钝化保护层124上，其中，像素电极126通过通孔120与漏极112电性连接。像素电极126、漏极112、钝化层118与栅极104于基板102的垂直投影至少部分重叠。同样地，由于像素电极126、漏极112、钝化层118与栅极104于基板102的垂直投影至少部分重叠，栅极104可用以遮蔽来自基板102背向通道层108的一侧射向像素电极126的光线，以避免像素电极126产生光电流而产生漏电。
[0040]综上所述，像素结构100A中，通过设置第二绝缘层114b，可以降低漏极112与栅极104之间所产生的寄生电容，借以降低馈通电压与栅极负载，以使应用此像素结构100A的显示面板可以有更佳的品质，并改善亮暗不均的问题。另一方面，像素结构100A中的栅极104可用以作为遮蔽自基板102背向通道层108的一侧射入像素结构100A的光线，以避免通道层108产生光电流而产生漏电。
[0041]此外，图1所绘的像素结构100A可通过图2A至图2K所绘示的制作流程完成，其中，图2A至图2K绘示图1的像素结构100A于制作流程的不同阶段的剖面图。以下将对像素结构的制作方法的各流程作说明。
[0042]图2A中，形成栅极104于基板102上。于此步骤中，可以先形成金属层(未绘示)于基板102上，接着，图案化此金属层，以形成栅极104。
[0043]图2B中，依序形成第一绝缘层106、半导体层107与第二绝缘层114，其中，第一绝缘层106形成于基板102与栅极104上，半导体层107形成于第一绝缘层106上，第二绝缘层114形成于半导体层107上。当依序形成第一绝缘层106、半导体层107与第二绝缘层114之后，再形成光阻层113于第二绝缘层114上，其中，光阻层113举例为正型光阻。
[0044]图2C中，使用半阶式光罩115对光阻层113进行曝光。于曝光结束后，再接着对光阻层113进行显影制程。由于对光阻层113所进行的曝光制程是通过半阶式光罩115完成，因此位于第二绝缘层114a上的光阻层113a会有两种厚度(如图2D所示)。
[0045]图2D中，以光阻层113a为遮罩，进行第一蚀刻制程，以图案化半导体层107与第二绝缘层114b，其中，半导体层107于图案化之后形成通道层108，并具有源极连接部108s与漏极连接部108d，其中，第二绝缘层114于图案化之后形成第二绝缘层114a。源极连接部108s与漏极连接部108d分别为通道层108的相对两端部，其用于连接后续制程中所形成的源极与漏极(如图1的源极110与漏极112)。
[0046]图2E中，移除光阻层113a中较薄的部分而形成光阻层113b，以暴露部分图案化的第二绝缘层114a，其中