，移除光阻层113a中较薄的部分的步骤包含减薄光阻层113a的厚度，例如通过灰化(ashing)制程。由于第二绝缘层114a上的光阻层113a具有两种厚度，因此，光阻层113a中较薄的部分会先被移除，而光阻层113a中较厚的部分可以于减薄后留存于第二绝缘层114a上。
[0047]请参考图2E至图2F，通过留存于第二绝缘层114a上的光阻层113b(请见图2E)来进行第二蚀刻制程，以移除部分图案化的第二绝缘层114a，并暴露部分通道层108。接着，于移除部分图案化的第二绝缘层114a后形成第二绝缘层114b，再将光阻层113b移除。此外，图案化的第二绝缘层114b至通道层108的垂直投影落于漏极连接部1Sd之内。亦即，图案化的第二绝缘层114b至通道层108的垂直投影落于预计形成漏极的范围内，以使第二绝缘层114b可位于栅极104与后续制程中所形成的漏极之间。然而，于其他实施方式中，图案化的第二绝缘层114b至通道层108的垂直投影可落于源极连接部108s之内，即落于预计形成源极的范围内，以使第二绝缘层114b可位于栅极104与后续制程中所形成的源极之间。
[0048]图2G中，形成金属层(未绘示)于第一绝缘层106、通道层108与第二绝缘层114b上，接着，将金属层图案化为源极110与漏极112。源极110与漏极112电性连接于通道层108，其中，源极110位于源极连接部108s上，漏极112位于漏极连接部108d上，且第二绝缘层114b位于漏极112与栅极104之间。
[0049]图2H中，形成第一钝化保护层116与钝化层118于第一绝缘层106、通道层108、第二绝缘层114b、源极110与漏极112之上，其中，钝化层118位于第一钝化保护层116上表面并覆盖第一钝化保护层116。接着，于钝化层118形成通孔120，并暴露部分第一钝化保护层116。
[0050]图21中，形成共用电极122于钝化层118上。其中共用电极122的材料包含透明金属氧化物，例如铟锡氧化物(Indium Tin Oxide;ΙΤ0)ο
[0051]图2J中，形成第二钝化保护层124于钝化层118上，其中，共用电极122位于第二钝化保护层124与钝化层118之间。接着，移除部分第一钝化保护层116与部分第二钝化保护层124，使得通孔120至少贯穿第一钝化保护层116与钝化层118，以暴露部分漏极112。
[0052]图2K中，形成像素电极126于钝化层118、共用电极122与第二钝化保护层124上，其中，像素电极126通过通孔120与漏极112电性连接。此外，同前所述，像素电极126、漏极112、钝化层118与栅极104于基板102的垂直投影至少部分重叠。当像素电极126形成后，即可得到如图1所示的像素结构10A。
[0053]综合以上，通过使用半阶式光罩制程，可以在不增加光罩制程数量的情况下，于同一道光罩制程中形成通道层108与第二绝缘层114b。然而，于其他的实施方式中，通道层108与第二绝缘层114b也可以分别通过两道光罩制程形成。
[0054]此外，由于半阶式光罩制程可使所形成的绝缘层具有多个厚度。于部分实施方式中，所形成的第一绝缘层可通过半阶式光罩制程图案化，以使其具有至少两个厚度，借以使源极与栅极之间的垂直距离与漏极与栅极之间的垂直距离不相同。
[0055]例如，请看到图3，其中，图3绘示本发明第二实施方式的像素结构100B的剖面图。为了不使图式过于复杂，图3无绘示第一钝化保护层、钝化层、共用电极、第二钝化保护层与像素电极，然而，本实施方式可参照第一实施方式配置第一钝化保护层、钝化层、共用电极、第二钝化保护层与像素电极。
[0056]本实施方式与第一实施方式的差异在于，本实施方式的第一绝缘层106具有至少两个厚度，以使得源极110与栅极104之间的垂直距离与漏极112与栅极104之间的垂直距离不相同。具体而言，垂直投影落于通道层108内的源极110与栅极104之间的垂直距离和垂直投影落于通道层108内的漏极112与栅极104之间的垂直距离不相同。
[0057]换言之，通过半阶式光罩制程，第一绝缘层106位于栅极104与源极110之间的厚度Tl可小于第一绝缘层106位于栅极104与漏极112之间的厚度T2。进一步而言，源极110与栅极104之间的最大垂直距离小于漏极112与栅极104之间的最大垂直距离，其中，源极110与栅极104之间的最大垂直距离为源极110朝向栅极104的表面与栅极104朝向源极110的表面之间的垂直距离中的最大者，而漏极112与栅极104之间的最大垂直距离为漏极112朝向栅极104的表面与栅极104朝向漏极112的表面之间的垂直距离中的最大者。此外，源极110与栅极104之间的最大垂直距离和漏极112与栅极104之间的最大垂直距离的差值约为300埃至约10000埃。
[0058]于此配置下，当源极110与栅极104间形成第一电容，漏极112与栅极104间形成第二电容，其中，第一电容例如是栅极/源极电容(CGS)，而第二电容例如是栅极/漏极电容(CGD)，借由源极110与栅极104之间的最大垂直距离小于漏极112与栅极104之间的最大垂直距离，可以降低第二电容，使得第一电容可大于第二电容。例如，第一电容与第二电容的差值约为1pF至lOOpF。同前所述，通过降低第二电容，可以降低馈通电压与栅极负载。
[0059]也就是说，于本实施方式的像素结构100B中，省略了第一实施方式中的第二绝缘层，而基板102、栅极104、第一绝缘层106、通道层108、源极110与漏极112所成的薄膜晶体管可通过具有两种厚度的第一绝缘层106达到降低栅极/漏极电容的效果。
[0060]此外，本实施方式的像素结构100B是以第一绝缘层106位于栅极104与源极110之间的厚度小于第一绝缘层106位于栅极104与漏极112之间的厚度为例，于其他实施方式中，也可以是第一绝缘层106位于栅极104与漏极112之间的厚度小于第一绝缘层106位于栅极104与源极110之间的厚度，使得源极110与栅极104之间的最大垂直距离会大于漏极112与栅极104之间的最大垂直距离。
[0061]图4绘示本发明第三实施方式的像素结构100C的剖面图。为了不使图式过于复杂，图4无绘示第一钝化保护层、钝化层、共用电极、第二钝化保护层与像素电极，然而，本实施方式可参照第一实施方式配置第一钝化保护层、钝化层、共用电极、第二钝化保护层与像素电极。
[0062]请参照图4，本实施方式与第一实施方式的差异在于，本实施方式的第二绝缘层114b设置于第一绝缘层106朝向漏极112与通道层108的表面上，且第二绝缘层114b至通道层108的垂直投影例如落于漏极112至通道层108的垂直投影内。具体而言，第二绝缘层114b为设置于通道层108与第一绝缘层106之间。图4中，第一距离Dl为漏极112朝向栅极104与第二绝缘层114b的表面与栅极104朝向漏极112与第二绝缘层114的表面之间的最大垂直距离，第二距离D2为源极110朝向栅极104与通道层108的表面与栅极104朝向通道层108与源极110的表面之间的最大垂直距离，其中，第一距离Dl大于第二距离D2。于此配置下，由于第一距离Dl通过第二绝缘层114b的设置而增加，因此可降低漏极112与栅极104之间所产生的寄生电容，借以降低馈通电压与栅极负载，以使应用此像素结构100C的显示面板可以有更佳的品质。
[0063]此外，本实施方式是以第二绝缘层114b至通道层108的垂直投影落于漏极112至通道层108的垂直投影内为例，然而，于其他实施方式中，第二绝缘层114b至通道层108的垂直投影也可以是落于源极110至通道层108的垂直投影内，以降低源极110与栅极104之间所产生的寄生电容。
[0064]图5绘示本发明第四实施方式的像素结构100D的剖面图。为了不使图式过于复杂，图5无绘示第一钝化保护层、钝化层、共用电极、第二钝化保护层与像素电极，然而，本实施方式可参照第一实施方式配置第一钝化保护层、钝化层、共用电极、第二钝化保护层与像素电极。
[0065]请参照图5，本实施方式与第一实施方式的差异在于，本实施方式的第二绝缘层114b设置于第一绝缘层106背向漏极112与通道层108的表面上，且第二绝缘层114b至通道层108的垂直投影落于漏极112至通道层108的垂直投影内。具体而言，第二绝缘层114b是设置于第一绝缘层106与栅极104之间，且第一绝缘层106覆盖于第二绝缘层114b之上。图5中，第一距离Dl为漏极112朝向栅极104与第二绝缘层114b的表面与栅极104朝向漏极112与第二绝缘层114b的表面之间的最大垂直距离，第二距离D2为源极110朝向栅极104与通道层108的表面与栅极104朝向通道层108与源极110的表面之间的最大垂直距离，其中，第一距离Dl大于第二距离D2。于此配置下，由于第一距离Dl通过第二绝缘层114b的设置而增加，因此可降低漏极112与栅极10