基板102上，并将金属层图案化为源极110与漏极112。
[0087]图9B中，形成半导体层(未绘示)于遮蔽层140、源极110与漏极112上，并图案化半导体层成通道层108，其中，所形成的通道层108电性连接源极110与漏极112，且通道层108至遮蔽层140的垂直投影落于遮蔽层140之内。
[0088]图9C中，形成第二绝缘层114b于通道层108上，其中，第二绝缘层114b至通道层108的垂直投影举例是落于漏极112至通道层108的垂直投影内。亦即，部分的通道层108会位于第二绝缘层114b与部分的漏极112之间。
[0089]图9D中，形成第一绝缘层106，并覆盖源极110、漏极112、通道层108与第二绝缘层114b，接着，形成栅极104于第一绝缘层106上。由于图9C所形成的第二绝缘层114b的垂直投影是落于漏极112至通道层108的垂直投影内，因此，所形成的栅极104与漏极112的垂直距离会大于其与源极110的垂直距离，借以降低栅极104与漏极112之间的寄生电容。
[0090]综上所述，本发明的像素结构通过第二绝缘层的设置，降低源极与漏极的其中之一与栅极之间所产生的寄生电容，借以降低馈通电压与栅极负载，以使应用像素结构的显示面板可以有更佳的品质，并改善亮暗不均的问题。另一方面，像素结构的栅极可用以作为遮蔽射入像素结构内的光线，以避免像素结构中的通道层因产生光电流而导致漏电产生。
[0091]虽然本发明已以多种实施方式揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
【主权项】
1.一种像素结构，包含: 一基板； 一栅极，设置于该基板上； 一通道层，设置于该基板上； 一第一绝缘层，设置于该栅极与该通道层之间； 一源极，电性连接于该通道层； 一漏极，电性连接于该通道层；以及 一第二绝缘层，设置于垂直投影落于该通道层内的该源极与该漏极的其中之一的一部分与该栅极之间，其中垂直投影落于该通道层内的该源极与该漏极的其中之一的一部分与该栅极之间的垂直距离为一第一距离，而垂直投影落于该通道层内的该源极与该漏极的其中另一者的一部分与该栅极之间的垂直距离为一第二距离，其中该第一距离至少包含该第二绝缘层的厚度，且该第一距离大于该第二距离。2.如权利要求1所述的像素结构，其特征在于，该通道层至该栅极的垂直投影落于该栅极之内。3.如权利要求1所述的像素结构，其特征在于，该第一绝缘层覆盖该栅极背向该基板的表面，且该第二绝缘层设置于垂直投影落于该通道层内的该源极与该漏极的其中之一与部分该通道层之间。4.如权利要求3所述的像素结构，其特征在于，该第二绝缘层设置于部分该漏极与部分该通道层之间，且该第二绝缘层的相对两表面分别被部分该漏极与部分该通道层完全覆至ΠΠ ο5.如权利要求1所述的像素结构，其特征在于，该通道层、该源极、该漏极与该第二绝缘层位于该基板与该第一绝缘层之间，且该栅极设置于该第一绝缘层背向该基板的表面。6.如权利要求5所述的像素结构，其特征在于，更包含一遮蔽层，位于该基板与该通道层之间，其中该通道层至该遮蔽层的垂直投影落于该遮蔽层之内。7.如权利要求1所述的像素结构，其特征在于，该第二绝缘层设置于该第一绝缘层朝向该源极与该漏极的其中之一与朝向该通道层的表面上，且该第二绝缘层至该通道层的垂直投影落于该源极与该漏极的其中之一至该通道层的垂直投影内。8.如权利要求1所述的像素结构，其特征在于，该第二绝缘层设置于该第一绝缘层背向该源极与该漏极的其中之一与背向该通道层的表面上，且该第二绝缘层至该通道层的垂直投影落于该源极与该漏极的其中之一至该通道层的垂直投影内。9.如权利要求1所述的像素结构，其特征在于，该第二绝缘层的厚度为300纳米(nm)至400纳米(nm)。10.如权利要求1所述的像素结构，其特征在于，更包含一栅极驱动电路(gateonarray ； GOA)单元，包含: 一第一导电单元，设置于该基板上，并电性连接至该栅极；以及 一第二导电单元，设置于该第一导电单元之上。11.如权利要求1所述的像素结构，其特征在于，更包含: 一钝化层，位于该第一绝缘层、该通道区、该第二绝缘层、该源极与该漏极之上，其中该钝化层具有一通孔，以至少暴露部分该漏极；以及 一像素电极，位于该钝化层上，并通过该通孔与该漏极电性连接，其中该像素电极、该漏极、该钝化层与该栅极于基板的垂直投影至少部分重叠。12.一种像素结构的制作方法，包含: 形成一栅极于一基板上； 形成一第一绝缘层于该基板与该栅极上； 形成一半导体层于该第一绝缘层上，并图案化该半导体层成一通道层，其中该通道层具有一源极连接部与一漏极连接部； 形成一第二绝缘层，并图案化该第二绝缘层，以使图案化的该第二绝缘层至该通道层的垂直投影落于该源极连接部与该漏极连接部的其中之一之内；以及 形成一金属层于该第一绝缘层、该通道层与该第二绝缘层上，并将该金属层图案化为一源极与一漏极，其中该源极与该源极连接部电性连接，该漏极与该漏极连接部电性连接，且该第二绝缘层位于该源极与该漏极的其中之一与该栅极之间。13.如权利要求12所述的像素结构的制作方法，其特征在于，图案化该半导体层与图案化该第二绝缘层为通过同一道半阶式光罩(half-tone mask)制程完成，且图案化该半导体层与图案化该第二绝缘层的步骤包含: 形成该第二绝缘层于该半导体层上，并形成一光阻层于该第二绝缘层上； 通过一半阶式光罩曝光该光阻层，并对该光阻层进行显影制程； 进行一第一蚀刻制程，以图案化该半导体层与该第二绝缘层，并移除部分该光阻层，以暴露图案化的该第二绝缘层；以及 进行一第二蚀刻制程，以移除部分图案化的该第二绝缘层，并暴露部分该通道层。14.如权利要求12所述的像素结构的制作方法，其特征在于，更包含: 形成一钝化层于该第一绝缘层、该通道层、该第二绝缘层、该源极与该漏极之上； 形成一通孔于该钝化层之中，以至少暴露部分该漏极；以及 形成一像素电极于该钝化层上，并将该像素电极通过该通孔与该漏极电性连接，其中该像素电极、该漏极、该钝化层与该栅极于基板的垂直投影至少部分重叠。15.如权利要求12所述的像素结构的制作方法，其特征在于，更包含形成一栅极驱动电路(gate on array;G0A)单元，其中形成该栅极驱动电路单元的步骤包含: 形成一第一导电单元于该基板上，其中该第一导电单元与该栅极为通过同一道光罩制程形成；以及 形成一第二导电单元于该第二绝缘层上，其中该第二导电单元、该源极与该漏极为通过同一道光罩制程形成。16.一种像素结构的制作方法，包含: 形成一金属层于一基板上，并将该金属层图案化为一源极与一漏极； 形成一半导体层于该源极与该漏极上，并图案化该半导体层成一通道层； 形成一第一绝缘层，其中该第一绝缘层至该通道层的垂直投影与该源极与该漏极的其中之一的一部分至该通道层的垂直投影重叠； 形成一第二绝缘层于该源极、该漏极、该通道层与该第一绝缘层上；以及 形成一栅极于该第二绝缘层上。17.如权利要求16所述的像素结构的制作方法，其特征在于，更包含: 于形成该金属层于该基板上的步骤前，形成一遮蔽层于该基板上，其中该通道层至该遮蔽层的垂直投影落于该遮蔽层之内。18.—种薄膜晶体管，包含: 一基板； 一栅极，设置于该基板上； 一通道层，设置于该基板上； 一第一绝缘层，设置于该栅极与该通道层之间；以及 一第一电极以及一第二电极，电性连接于该通道层，其中该第一电极与该栅极间形成一第一电容，该第二电极与该栅极间形成一第二电容，该第一电容大于该第二电容。19.如权利要求18所述的薄膜晶体管，其特征在于，该第一电容与该第二电容的差值约为1pF至lOOpF。20.—种薄膜晶体管，包含: 一基板； 一栅极，设置于该基板上； 一通道层，设置于该基板上； 一第一绝缘层，设置于该栅极与该通道层之间；以及 一第一电极以及一第二电极，电性连接于该通道层，其中该第一电极与该栅极间的最大垂直距离和该第二电极与该栅极间的最大垂直距离的差值约为300埃至约10000埃。
【专利摘要】一种像素结构，包含基板、栅极、通道层、第一绝缘层、源极、漏极与第二绝缘层。栅极设置于基板上。通道层设置于基板上。第一绝缘层设置于栅极与通道层之间。源极电性连接于通道层。漏极电性连接于通道层。第二绝缘层设置于垂直投影落于通道层内的源极与漏极的其中之一的一部分与栅极之间，其中垂直投影落于通道层内的源极与漏极的其中之一与栅极之间的垂直距离为第一距离，而垂直投影落于通道层内的源极与漏极的其中另一者与栅极之间的垂直距离为第二距离，其中第一距离至少包含第二绝缘层的厚度，且第一距离大于第二距离。
【IPC分类】G02F1/1362, H01L21/336, H01L27/12, H01L29/786
【公开号】CN105655405
【申请号】
【发明人】江晏彰, 丘兆仟
【申请人】友达光电股份有限公司
【公开日】2016年6月8日
【申请日】2016年2月5日