专利名称：一种交流等离子显示屏视频数据的存储方法
技术领域：
本发明涉及一种视频数据的处理方法，特别涉及一种交流等离子显示屏视频数据的存储方法。
背景技术：
交流等离子显示屏(AC Plasma Display Panel，缩写AC-PDP)采用多子场技术来实现图像的多灰度等级显示，即将一帧图像分成多个子场来实现，不同的子场具有不同的权重，不同权重的子场对应于不同的亮度权重(对应到电路实现中即是维持放电发光次数)，通过对不同权重的子场的组合可实现图像的多灰度等级显示。
根据AC PDP的寻址电极的连接方式，由于从整机的视频处理电路传送过来的视频数据是逐像素给出的，而AC PDP的显示是按照子场显示的，每一子场显示时，需要整个一帧的数据，这就存在待显示数据与已显示数据在时间上冲突的问题。为了解决此问题，现有的数据存储方法为将接收过来的数据信号按照奇、偶行分别存储到奇行存储器和偶行存储器中，当进行写奇行存储器时，同时读出偶行存储器，并送往后级电路处理。其电路还设置有两个外部存储器，分别为奇帧存储器和偶帧存储器，存储一帧图象的所有的数据。当将数据写入到奇帧存储器中时，同时按照子场的格式读出偶帧存储器中的数据。根据以上方法，对于奇、偶行，需设置两个行存储器，若分辨率为1366*768的XGA(高速视频图像阵列)图象，且子场为12个，则一个行存储器所需要的存储空间为1366*3*12Bits，这就占用了FPGA(现场可编程门阵列)内部大量的存储单元。
发明内容
本发明的目的是改进现有AC PDP视频数据存储方法的上述缺陷，提供一种能节省存储空间的AC-PDP的视频数据存储方法。
为实现以上目的，本发明是采如下技术方案予以实现的一种交流等离子显示屏视频数据的存储方法，用两个缓冲器替代两个行存储器；将接收过来的行场同步、消隐数据信号通过前控制单元按照奇、偶行分别存储到奇缓冲器和偶缓冲中，当进行写奇缓冲器时，同时读出偶缓冲器，送往后级控制单元处理。同时设置两个外部存储器，分别为奇帧存储器和偶帧存储器，用以存储一帧图象的所有的数据。当将数据写入到奇帧存储器中的同时，按照子场的格式读出偶帧存储器中的数据。
奇、偶缓冲器的设计方案为1)缓冲器的容量应当不小于一个寻址芯片所覆盖像素的所有子场的位数目；2)缓冲器中的数据格式为i*j的二维数组，其中，i为一个寻址芯片的最大输出数目，j为所采用的子场寻址数目；3)缓冲器在数据写入时，一个像素应当写入到连续的3个三基色地址中；4)缓冲器在数据读出时，按照列地址读出。
上述方案中，奇、偶缓冲器的各自总容量至少设计为32*3*12Bit；数据格式设计为96*12；在数据读出时，读出的数据宽度的数值不小于子场数目的3倍。
本发明的有益效果是，它可在使用很少存储资源的条件下实现正确存储显示数据；而且缓冲器可以完全利用FPGA内的触发器而不用其内部的静态存储器，这样在批量产生时可用ASIC专用集成电路来代替FPGA，由于不用静态存储器，这就大幅降低了制造成本。
图1是本发明方法数据存储过程的框图。
图2是缓冲器的数据格式及读写操作示意图。
具体实施例方式
以下结合附图及实施例对本发明作进一步的详细说明由于AC PDP的寻址芯片采用移位的方法来实现，比如寻址芯片STV7620或STV7620M有96个数据输出端，而它的数据输入端是3位或6位可选的。当选择输入信号为3位时，寻址芯片STV7620M的内部被配置成3个32位的移位寄存器；当选择输入信号为6位时，它的内部则被配置成6个16位的移位寄存器，而这些移位寄存器的并行输出端口就是寻址芯片STV7620M的96位数据输出。
如图1所示，根据寻址芯片的工作原理，本发明采用如下数据存储方法以两个缓冲器替代两个行存储器。将接收过来的行场同步、消隐数据信号经控制单元1，按照奇、偶行分别存储到奇缓冲器3和偶缓冲器4中，当进行写奇缓冲器3时，同时读出偶缓冲器4，送往控制单元2处理；同时设置两个外部存储器，分别为奇帧存储器5和偶帧存储器6，以便存储一帧图象的所有的数据；当将数据写入到奇帧存储器5中的同时，按照子场的格式读出偶帧存储器6中的数据。
奇、偶缓冲器3、4的设计方案为1)缓冲器的容量应当不小于一个寻址芯片所覆盖像素的所有子场的位数目。对于寻址芯片STV7620，由于有96个输出，则含有像素为96/3＝32个。则总容量至少为32*3*12Bit。
2)缓冲器中的数据格式设计为i*j的二维数组，其中，i为一个寻址芯片的最大输出数目，j为所采用的子场寻址数目。对于寻址芯片STV7620，子场数目为12个，则缓冲器的数据格式应当为96*12。
3)缓冲器在数据写入时，一个像素应当写入到连续的3个地址中(RGB三基色)，这样，和寻址芯片STV7620的输出以及显示屏寻址电极的连接相对应，且正好存储一个寻址芯片所对应的数据。
4)缓冲器在数据读出时，按照列地址读出，如果每次读出的数据宽度为k，则需要读出的时钟个数为i*j/k。并且k的数值不能小于子场数目的3倍。这是因为每一像素包含RGB三基色，这样才能保证在下一次写入新数据时已经把上次的数据全部读出。如果k的数值小于子场数目的3倍，则读缓冲器的时钟频率则应当相应更快。例如，对于12个子场的显示，如果k取6，则时钟频率应该比k取12时增加1倍，即k减小多少倍，读缓冲器的时钟频率就应该相应地增加多少倍。
如图2所示，由于要和寻址芯片STV7620的输出以及显示屏寻址电极的连接相对应，本实施例设计奇、偶缓冲器3、4的地址为96，数据宽度为32位，这是由所要显示数据的子场数目决定的。写入时，地址0、1、2写入第一个像素的RGB三基色，地址3、4、5写入第二个像素的RGB三基色，……地址93、94、95写入第32个像素的RGB三基色。读出时，按照列地址来读，即先读bit0上的所有96位，再读bit1上的96位，……最后读bit11上的96位，如图2中的箭头所示。当读取的数据宽度小于96且大于等于36时，按照原来的时钟即可以读出；当读取的数据宽度小于36时，则读取时钟频率应当对应增加。例如，如果数据宽度由36减小到18时，时钟频率应当增加1倍。
根据以上的缓冲器3、4的设置和读取方法，则能保证一个寻址芯片上的数据正确写入到帧存储器5、6中，并且同一芯片上的同子场的数据是连续的，可以保证用最少的时钟顺序读出，实现寻址操作。
权利要求
1.一种交流等离子显示屏视频数据的存储方法，其特征是，将接收过来的行场同步、消隐数据信号经控制单元(1)，按照奇、偶行分别存储到奇缓冲器(3)和偶缓冲器(4)中；当进行写奇缓冲器(3)时，同时读出偶缓冲器(4)，送往控制单元(2)处理，同时利用奇帧存储器(5)和偶帧存储器(6)两个外部存储器存储一帧图象的所有数据；当将数据写入到奇帧存储器(5)中的同时，按照子场的格式读出偶帧存储器(6)中的数据；所述奇缓冲器(3)和偶缓冲器(4)的设计方案为1)奇、偶缓冲器(3)、(4)各自的容量不小于一个寻址芯片所覆盖像素的所有子场的位数目；2)奇、偶缓冲器(3)、(4)中的数据格式采用i*j的二维数组，其中，i为一个寻址芯片的最大输出数目，j为所采用的子场寻址数目；3)奇、偶缓冲器(3)、(4)在数据写入时，一个像素应当写入到连续的3个三基色地址中；4)奇、偶缓冲器(3)、(4)在数据读出时，按照列地址读出。
2.根据权利要求1所述的交流等离子显示屏视频数据的存储方法，其特征是，所述的奇、偶缓冲器(3)、(4)的各自总容量至少设计为32*3*12Bit。
3.根据权利要求1所述的交流等离子显示屏视频数据的存储方法，其特征是，所述的奇、偶缓冲器(3)、(4)的数据格式设计为96*12。
4.根据权利要求1所述的交流等离子显示屏视频数据的存储方法，其特征是，所述的奇、偶缓冲器(3)、(4)在数据读出时，读出的数据宽度的数值不小于子场数目的3倍。
5.根据权利要求1所述的交流等离子显示屏视频数据的存储方法，其特征是，所述奇、偶缓冲器(3)、(4)在数据读出时，当数据宽度的数值小于子场数目的3倍，则读奇、偶缓冲器(3)、(4)的时钟频率相应加快，加快倍数为数据宽度的减小倍数。
全文摘要
本发明公开了一种交流等离子显示屏视频数据的存储方法，用两个缓冲器替代两个行存储器；将接收过来的行场同步、消隐数据信号通过前控制单元按照奇、偶行分别存储到奇缓冲器和偶缓冲中，当进行写奇缓冲器时，同时读出偶缓冲器，送往后级控制单元处理。同时设置两个外部存储器，分别为奇帧存储器和偶帧存储器，用以存储一帧图象的所有的数据。当将数据写入到奇帧存储器中的同时，按照子场的格式读出偶帧存储器中的数据。所述缓冲器的设计方案为1)缓冲器的容量应当不小于一个寻址芯片所覆盖像素的所有子场的位数目；2)缓冲器中的数据格式为i*j的二维数组，其中，i为一个寻址芯片的最大输出数目，j为所采用的子场寻址数目；3)缓冲器在数据写入时，一个像素应当写入到连续的3个三基色地址中；4)缓冲器在数据读出时，按照列地址读出。
文档编号G09G3/28GK1801290SQ2006100416
公开日2006年7月12日 申请日期2006年1月13日 优先权日2006年1月13日
发明者尤剑鸣, 刘海峰 申请人:彩虹集团电子股份有限公司