专利名称：影像显示系统和驱动显示组件的方法
技术领域：
本发明涉及一种像素驱动电路，特别是涉及可补偿阈值电压和电源供应的像素驱动电路。
背景技术：
有机发光二极管(organic light-emitting diodes，OLEDs)显示器是采用有机化合物作为发光材料而能够发出光线的平面显示器，有机发光二极管显示器具有体积小、重量轻、可视范围广、高对比、以及高反应速度等优点。
有源矩阵式有机发光二极管(Active Matrix OLED，AMOLED)显示器为新一代平面显示器，与有源矩阵式液晶显示器相比较，有源矩阵式有机发光二极管显示器具有许多优点，例如较高的对比、较宽的视角、不需背光而有较薄的模块厚度、较低的功耗以及较低的成本，有源矩阵式液晶显示器由电压驱动，而有源矩阵式有机发光二极管显示器需要由电流源来驱动电致发光组件，电致发光组件的亮度正比于所通过的电流，流经电致发光组件的电流量的变异对于有源矩阵式有机发光二极管显示器的亮度均匀度有负面的影响，因此，像素驱动电路的质量对于有源矩阵式有机发光二极管显示器的画质非常重要。
图1显示一传统有源矩阵式有机发光二极管显示器的像素驱动电路10，像素驱动电路10具有晶体管Mx与My、电致发光组件EL与电容Cst。当信号Scan导通一晶体管Mx时，图中以Vdata所示的数据会被加载一P型晶体管My的栅极，并储存于电容Cst内，因此，会有一固定的电流驱动电致发光组件EL发光，在典型的有源矩阵式有机发光二极管显示器中，电流源通常是一个P型薄膜晶体管(如图1中的My)，栅极被一数据信号Vdata控制，且漏极与源极分别连接至电源Vdd与电致发光组件EL，如图1所示，电致发光组件EL的亮度相对于Vdata有以下的关系亮度∝电流∝(Vdd-Vdata-Vth)2其中，Vth为晶体管My的阈值电压，Vdd为电源供应电压。由于在低温多晶硅工艺中，低温多晶硅薄膜晶体管通常会有阈值电压Vth的变异，若阈值电压Vth没有经过适当的补偿，有源矩阵式有机发光二极管显示器便会有不均匀的现象产生，再者，在电源线上的压降也会产生亮度不均匀的问题，为了解决这一问题，建构一可补偿阈值电压Vth与电源供应Vdd的像素电路便成了改善画质的重要课题。
发明内容
有鉴于此，本发明提供一种像素驱动电路。像素驱动电路包括一储存电容、一晶体管、一转移电路、一驱动组件和一开关电路。储存电容具有第一节点与第二节点。晶体管具有接收放电信号的一栅极并耦接于第一节点和第二节点之间，其中放电信号在第一放电时段和第二放电时段使晶体管导通使得储存电容放电。转移电路耦接储存电容的第一节点并且将一数据信号或一参考信号传送至储存电容的第一节点。驱动组件具有耦接第一电平的第一端点、耦接第二节点的第二端点以及具有输出一驱动电流的第三端点。开关电路耦接驱动组件、第一显示组件和第二显示组件并可在第一数据加载时段和第二数据加载时段使驱动组件成二极管耦接，开关电路也可使驱动电流在第一发光时段和第二发光时段分别输出至第一显示组件和第二显示组件。
图1显示一传统有源矩阵式有机发光二极管显示器的像素驱动电路。
图2显示依据本发明一实施例所披露一像素驱动电路图。
图3显示像素驱动电路的发光信号、放电信号、扫描线信号、以及水平时钟信号的时序图。
图4显示面板通过水平时钟信号分别将数据加载于红、绿和蓝三信号线。
图5显示依据本发明另一实施例所披露一像素驱动电路图。
图6显示像素驱动电路的发光信号、放电信号、扫描线信号、反扫描线信号、以及水平时钟信号的时序图。
图7显示根据本发明的另一实施例的影像显示系统。
图8显示依据本发明一实施例所披露一像素驱动电路。
图9显示依据本发明一实施例所披露的帧信号、放电信号、扫描线信号以及发光信号的时序图。
图10显示根据本发明的另一实施例的影像显示系统。
附图符号说明Vdd～电源Cst～储存电容Scan～扫描线信号Scanx～反扫描线信号Vdata～数据信号PVdd～电源供应Vref～参考信号Vth～阈值电压Discharge～放电信号Emi、Emi1～发光信号210、510、810～转移电路220、520、820～开关电路R、G、B～信号线SW1、SW2、SW3～开关10、200、500～像素驱动电路CKH1、CKH2、CKH3～水平时钟信号M1、M2、M3、M4、M5、M6、M7、Mx、My～晶体管row1、row2、rown～列1、列2、列n400～显示面板500～电源供应器600～电子装置850～驱动电路EL、EL1、EL2～显示组件Emit_1、Emit_2～发光信号FRAME～帧信号S1、S4～放电时期S2、S5～数据加载时期S3、S6～发光时期
SF～帧时期SF1、SF2～次帧时期具体实施方式
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并结合附图详细说明如下图2显示依据本发明第一实施例所披露一像素驱动电路200，像素驱动电路200具有补偿阈值电压、补偿电源供应，与电源供应PVdd的电压可不受限于扫描线信号Scan的电压的特征。像素驱动电路200包括一储存电容Cst、一转移电路210、一驱动晶体管M5、晶体管M6以及一开关电路220。
转移电路210耦接至储存电容Cst的第一节点A，并将一数据信号Vdata或一参考信号Vref转移至储存电容的第一节点A，参考信号Vref可以是一固定电压信号。驱动晶体管M5可为P型金属氧化物半导体(P-Channel MetalOxide Semiconductor，PMOS)，驱动晶体管M5的源极耦接至第一电平PVdd，驱动晶体管M5的栅极耦接至储存电容Cst的第二节点B，更明确地说，第一电平为电源供应电压PVdd。开关电路220耦接至驱动晶体管M5的漏极，开关电路220可被用以使驱动晶体管M5成二极管连接(diode-connected)。显示组件EL耦接至开关电路220。显示组件EL可以是一电致发光组件，此外，显示组件EL的阴极耦接至一第二电平，更明确地说，第二电平可为一接地电平VSS或者是接地电平。
转移电路210包括第一晶体管M1与第二晶体管M2，如图2所示。在图2中，第一晶体管M1与第二晶体管M2分别为N型金属氧化物半导体(N-Channel Metal Oxide Semiconductor，NMOS)晶体管与PMOS晶体管。第一晶体管M1的漏极接收数据信号Vdata，第一晶体管M1的栅极与源极分别连接至一扫描线信号Scan以及储存电容Cst的第一节点A。第二晶体管M2的源极接收一参考信号Vref，第二晶体管M2的栅极与漏极分别连接至一扫描线信号Scan以及储存电容Cst的第一节点A。更明确地说，第一晶体管M1与第二晶体管M2可为多晶硅薄膜晶体管，可提供较高的电流驱动能力。
当扫描线信号Scan被拉到高电平时，转移电路210将一数据信号Vdata移转到储存电容Cst的第一节点A；当扫描线信号Scan被拉到低电平时，转移电路210将参考信号Vref移转至储存电容Cst的该第一节点A。
开关电路220包括第三晶体管M3与第四晶体管M4，如图2所示，第三晶体管M3可为PMOS，第四晶体管M4可为NMOS晶体管，第三晶体管M3的漏极连接至显示组件EL的阳极，晶体管M3的栅极与源极分别连接至一发光信号Emi以及驱动晶体管M5，第四晶体管M4具有一源极耦接至驱动晶体管M5与第三晶体管M3，第四晶体管M4的漏极耦接至储存电容Cst的第二节点B、一晶体管M6的源极以及驱动晶体管M5的栅极，第四晶体管M4的栅极连接至一扫描线信号Scan。较佳而言，第三晶体管M3与第四晶体管M4为多晶硅薄膜晶体管，可提供较高的电流驱动能力。
当扫描线信号Scan被拉至高电平时，开关电路220内的第四晶体管M4会使得驱动晶体管M5成为一二极管连接(diode-connected)的晶体管。
晶体管M6的漏极耦接至储存电容Cst的第一节点A，晶体管M6的栅极耦接至一放电信号Discharge，晶体管M6的源极耦接至储存电容Cst的第二节点B、第四晶体管M4的漏极和驱动晶体管M5的栅极。
图3显示图2所示的像素驱动电路200的发光信号Emi、放电信号Discharge、扫描线信号Scan、以及水平时钟信号CKH1、CKH2和CKH3的时序图。接着像素驱动电路的前一发光模式，当放电信号Discharge被拉至高电平且发光信号Emi维持在高电平时，图2内的像素驱动电路200会操作于一放电模式S1，在此放电模式中，晶体管M6会导通，一高电平的参考信号Vref会输入到储存电容Cst的第一节点A和第二节点B，储存在储存电容Cst内的电荷便可在放电模式中释放，储存电容Cst的放电可确保在后续步骤中的正常操作。
接续储存电容Cst的放电之后，扫描线信号Scan被拉至高电平，然后像素驱动电路200会进入数据加载模式S2，当扫描线信号Scan被拉至高电平时，第一晶体管M1与第四晶体管M4导通而第二晶体管M2与晶体管M6关闭，由于第一晶体管M1与第四晶体管M4导通，储存电容Cst的第一节点A的电压等于数据信号Vdata的电压，且储存电容Cst的第二节点B的电压等于PVdd-Vth，其中，Vth为驱动晶体管M5的阈值电压，因此储存在储存电容的跨压为Vdata-(PVdd-Vth)。
当扫描线信号Scan被拉至低电平时，数据加载模式S2结束。当发光信号Emi被拉至低电平时，像素驱动电路200会进入发光模式S3。并且因为扫描线信号Scan在低电平，第二晶体管M2导通，储存电容Cst的第一节点A的电压为参考电压Vref，由于储存电容的跨压无法瞬间改变，因此储存电容Cst的第二节点B的电压也就变为Vref-[Vdata-(PVdd-Vth)]，而流经显示组件的电流正比于(Vsg-Vth)2，也就是正比于(Vdata-Vref)2，因此流经显示组件EL的电流与驱动晶体管M5的阈值电压Vth以及驱动晶体管M5的电源供应PVdd无关，上述像素驱动电路的操作会一再重复，以控制像素的发光。
图4显示有源矩阵式有机发光二极管显示面板通过水平时钟信号CKH1、CKH2和CKH3分别将数据加载红R、绿G和蓝B三信号线。当扫描线信号Scan分别在列1、列2或列n(row1，row2，…rown)高电平时，也就是在数据加载模式时，S2通过水平时钟信号CKH1、CKH2和CKH3分别依序将开关SW1、SW2和SW3导通，并依序将数据载入红R、绿G和蓝B三信号线上。
图5显示依据本发明另一实施例所披露一像素驱动电路500，像素驱动电路500也具有补偿阈值电压、补偿电源供应，与电源供应PVdd的电压可不受限于扫描线信号Scan的电压的特征。像素驱动电路5 00与像素驱动电路200类似。图2像素驱动电路200和图5像素驱动电路500的不同处在于，图5的晶体管M7和晶体管M8为NMOS晶体管，而图2的第二晶体管M2和第三晶体管M3为PMOS晶体管，并且图5的晶体管M7的栅极耦接至一反扫描线信号ScanX。反扫描线信号ScanX是扫描线信号Scan的反相信号。
图6显示图5所示的像素驱动电路500的发光信号Emi1、放电信号Discharge、扫描线信号Scan、反扫描线信号ScanX、以及水平时钟信号CKH1、CKH2和CKH3的时序图。接着像素驱动电路的前一发光模式，当放电信号Discharge被拉至高电平且发光信号Emi1维持在低电平时，图5内的像素驱动电路500会操作于一放电模式S1，在此放电模式中，晶体管M6会导通，一高电平的参考信号Vref会输入到储存电容Cst的第一节点A和第二节点B，储存在储存电容Cst内的电荷便可在放电模式中释放，储存电容Cst的放电可确保在后续步骤中的正常操作。
图7显示根据本发明的另一实施例的影像显示系统，在本实施例中，影像显示系统可包括显示面板400或电子装置600，如图7所示显示面板400包括上述图2的像素驱动电路200，显示面板400可以是电子装置的一部分(例如电子装置600)，一般电子装置600包括显示面板400和一电源供应器500，甚者，电源供应器500耦接至显示面板400以提供电能至显示面板400，电子装置可以是手机、数字相机、个人数字助理、笔记型计算机、桌上型计算机、电视、或便携式DVD放影机。
图5的工作原理也与图2的工作原理大致相同。因此，流经图5的显示组件EL的电流正比于(Vsg-Vth)2，也正比于(Vdata-Vref)2，因此流经图5的显示组件EL的电流与驱动晶体管M5的阈值电压Vth以及驱动晶体管M5的电源供应PVdd无关，上述像素驱动电路的操作会一再重复，以控制像素的发光。
本发明实施例的像素驱动电路200和500与驱动晶体管M5的阈值电压Vth和电源供应PVdd无关，并且电源供应PVdd与扫描线信号Scan的电压电平是互无关连的，因此扫描线信号Scan的电压范围值并不会受到电源供应PVdd电压范围值的限制，反之亦然。
由于显示面板的像素越来越多，并且为了使显示面板颜色色域较广，工程师一般会在显示面板内放入更多不同颜色的发光单元以增加显示面板的像素以及色域。传统发光单元包括一电致发光组件和相对应的驱动电路，由于驱动电路无法发光，因此驱动电路所占的面积要小，使发光单元的孔径比(Aperture ratio)能较大，因此如何在固定尺寸的显示面板中放入较少驱动电路和较多电致发光组件是本发明的重点。
图8显示依据本发明一实施例所披露一像素驱动电路800，像素驱动电路800为5T1C+2T的电路设计并具有补偿阈值电压和补偿电源供应的能力，另外电源供应PVdd的电压可不受限于扫描线信号Scan的电压。像素驱动电路800包括储存电容Cst、转移电路810、驱动晶体管M5、晶体管M6、开关电路820以及显示组件EL1和EL2。显示组件EL1和EL2可以是电致发光组件并共享驱动电路850以减少驱动电路所占像素驱动电路200的面积，因此显示组件EL1和EL2在次帧时期SF1和SF2分别使用驱动电路850。
转移电路810耦接至储存电容Cst的第一节点A，并将数据信号Vdata或参考信号Vref转移至储存电容的第一节点A上，参考信号Vref可以是一固定电压信号。驱动晶体管M5可为P型金属氧化物半导体(P-Channel MetalOxide Semiconductor，PMOS)，驱动晶体管M7的源极耦接至电源供应PVdd，电源供应PVdd为一直流电。驱动晶体管M5的栅极耦接至储存电容Cst的第二节点B。开关电路820耦接至驱动晶体管M5的漏极并可以使驱动晶体管M5成二极管连接(diode-connected)。显示组件EL1和EL2分别耦接至开关电路820的晶体管M3与晶体管M7。此外，显示组件EL1和EL2的阴极耦接至一第二电平，第二电平可以是一接地电平或一固定电压VSS。
转移电路810包括第一晶体管M1与第二晶体管M2。在图2中，第一晶体管M1与第二晶体管M2分别为N型金属氧化物半导体(N-Channel MetalOxide Semiconductor，NMOS)晶体管与PMOS晶体管。第一晶体管M1的漏极和栅极分别接收数据信号Vdata和扫描线信号Scan，第一晶体管M1的源极耦接储存电容Cst的第一节点A。第二晶体管M2的源极和栅极分别接收参考信号Vref和扫描线信号Scan，第二晶体管M2的漏极也耦接储存电容Cst的第一节点A。另外，第一晶体管M1与第二晶体管M2可为多晶硅薄膜晶体管以提供较高的电流驱动能力。
当扫描线信号Scan被拉到高电平时，转移电路810将数据信号Vdata移转到储存电容Cst的第一节点A，当扫描线信号Scan被拉到低电平时，转移电路810将参考信号Vref移转至储存电容Cst的该第一节点A。
开关电路820包括晶体管M3、晶体管M4和晶体管M7，其中晶体管M3和晶体管M7可为PMOS或是NMOS，晶体管M4可为NMOS晶体管，晶体管M3和晶体管M7的漏极分别连接至显示组件EL1和EL2的阳极，晶体管M3的栅极接收发光信号Emit_1，晶体管M7的栅极接收发光信号Emit_2，晶体管M3和M7的源极皆耦接驱动晶体管M5，晶体管M4具有一源极耦接至驱动晶体管M5、晶体管M3和晶体管M7，晶体管M4的漏极耦接至储存电容Cst的第二节点B、晶体管M6的源极以及驱动晶体管M5的栅极，晶体管M4的栅极接收扫描线信号Scan。根据本发明一实施例，晶体管M3与晶体管M7为多晶硅薄膜晶体管以提供较高的电流驱动能力。当扫描线信号Scan被拉至高电平时，开关电路820内的晶体管M4会使得驱动晶体管M5成为二极管连接(diode-connected)的晶体管，也就是驱动晶体管M7栅极和漏极短路，驱动晶体管M5可以看成是一个二极管。
晶体管M6的漏极耦接至储存电容Cst的第一节点A，晶体管M6的栅极接收一放电信号Discharge，晶体管M6的源极耦接至储存电容Cst的第二节点B、晶体管M4的漏极和驱动晶体管M5的栅极。
图9显示依据本发明一实施例所披露的帧信号FRAME、放电信号Discharge、扫描线信号Scan以及发光信号Emit_1和Emit_2的时序图。像素驱动电路200则根据帧信号FRAME判别出目前是次帧时期SF1或次帧时期SF2，另外一完整帧时期SF包括次帧时期SF1和SF2。在次帧时期SF1时，当放电信号Discharge被拉至高电平且发光信号Emit_1维持在高电压电平时，像素驱动电路200会操作于一放电时期S1，在此放电时期中，晶体管M6会导通，由于扫描线信号Scan为低电压电平，参考信号Vref会输入到储存电容Cst的第一节点A和第二节点B，储存在储存电容Cst内的电荷便可在放电时期中释放，储存电容Cst的放电可确保在后续步骤的正常操作。
接续储存电容Cst放电之后，扫描线信号Scan被拉至高电压电平，然后像素驱动电路200会进入数据加载时期S2，当扫描线信号Scan被拉至高电压电平时，晶体管M1与晶体管M4导通而晶体管M2与晶体管M6关闭，由于晶体管M1与晶体管M4导通，储存电容Cst的第一节点A的电压等于数据信号Vdata的电压，且储存电容Cst的第二节点B的电压等于(PVdd-Vth)，其中，Vth为驱动晶体管M5的阈值电压，因此此时储存电容的跨压为Vdata-(PVdd-Vth)。
当扫描线信号Scan被拉至低电压电平时，数据加载时期S2结束。当发光信号Emit_1被拉至低电压电平时，像素驱动电路200会进入发光时期S3。并且因为扫描线信号Scan在低电压电平，晶体管M2导通，储存电容Cst的第一节点A的电压转变为参考电压Vref，由于储存电容的跨压无法瞬间改变，因此储存电容Cst的第二节点B的电压也就变为Vref-[Vdata-(PVdd-Vth)]，而流经显示组件EL1和EL2的电流正比于(Vsg-Vth)2，也就是正比于(Vdata-Vref)2，因此在次帧时期SF1，流经显示组件EL1的电流与驱动晶体管M5的阈值电压Vth以及电源供应PVdd无关。
在次帧时期SF2时，发光信号Emit_1维持高电压电平，放电信号Discharge、扫描线信号Scan和发光信号Emit_2重复上述次帧时期SF1的发光程序。当放电信号Discharge被拉至高电压电平且发光信号Emit_2维持在高电压电平时，图8内的像素驱动电路800会操作于放电时期S4，储存电容Cst放电，当扫描线信号Scan被拉至高电压电平，像素驱动电路800会进入数据加载时期S5，当扫描线信号Scan再被拉至低电压电平时，数据加载时期S5结束。当发光信号Emit_2被拉至低电压电平时，像素驱动电路800会进入发光时期S6，其它发光方法和原理与次帧时期SF1相同，因此在次帧时期SF2，流经显示组件EL2的电流与驱动晶体管M5的阈值电压Vth以及驱动晶体管M5的电源供应PVdd无关。另外，根据本发明一实施例，如图9所示，放电时期S1、数据加载时期S2、发光时期S3、放电时期S4、数据加载时期S5、发光时期S6依序发生。
本发明实施例的像素驱动电路800与驱动晶体管M5的阈值电压Vth和电源供应PVdd无关，并且电源供应PVdd与扫描线信号Scan的电压电平是互无关连的，因此扫描线信号Scan的电压范围值并不会受到电源供应PVdd电压范围值的限制，并且显示组件EL1和EL2共享驱动电路850以增加像素驱动电路800的显示组件EL1和EL2的发光面积。
图10显示根据本发明的另一实施例的影像显示系统，在本实施例中，影像显示系统可包括显示面板400或电子装置600，如图10所示显示面板400包括上述图8的像素驱动电路800，显示面板400可以是电子装置的一部分(例如电子装置600)，一般电子装置600包括显示面板400和电源供应器500，另外，电源供应器500耦接至显示面板400以提供电能至显示面板400，电子装置可以是手机、数字相机、个人数字助理、笔记型计算机、桌上型计算机、电视、或便携式DVD放影机。
本发明虽以较佳实施例披露如上，但其并非用以限定本发明的范围，本领域技术人员，在不脱离本发明的精神和范围的前提下，可做若干的更改与修饰，因此本发明的保护范围以本申请的权利要求为准。
权利要求
1.一种影像显示系统，包括一种像素驱动电路，包括一储存电容，具有一第一节点与一第二节点；一晶体管，具有耦接至一放电信号的一栅极，并耦接于上述第一节点和上述第二节点之间，其中上述放电信号在一第一时段使上述晶体管导通以使得上述储存电容放电；一转移电路，耦接至上述储存电容的第一节点，上述转移电路将一数据信号和一参考信号的一者传送至上述储存电容的第一节点；一驱动组件，具有耦接至一第一电平的一第一端点，耦接至上述第二节点的一第二端点，并具有输出一驱动电流的一第三端点；以及一开关电路，耦接于上述驱动组件与一显示组件之间，并可在一第二时段内使上述驱动组件成二极管耦接，并使得上述驱动电流可在一第三时段内输出至上述显示组件。
2.如权利要求1所述的影像显示系统，其中上述转移电路包括一第一晶体管，具有一第四端耦接至一第一扫描线，具有一第五端接收上述数据信号，并具有一第六端耦接至上述第一节点；以及一第二晶体管，具有一第七端耦接至上述第一扫描线，具有一第八端接收上述参考信号，并具有一第九端耦接至上述第一节点。
3.如权利要求1所述的影像显示系统，其中上述转移电路包括一第一晶体管，具有一第四端耦接至一第一扫描线，具有一第五端接收上述数据信号，并具有一第六端耦接至上述第一节点；以及一第二晶体管，具有一第七端耦接至一第二扫描线，具有一第八端接收上述参考信号，并具有一第九端耦接至上述第一节点。
4.如权利要求1所述的影像显示系统，上述开关电路包括一第三晶体管，具有耦接至一发光信号线的一第四端，具有耦接至上述显示组件的一第五端，并具有耦接至上述驱动组件的一第六端；以及一第四晶体管，具有耦接至上述二节点的一第七端，具有耦接至一第一扫描线的一第八端，并具有耦接至上述驱动组件的一第九端。
5.一种驱动显示组件的方法，上述显示组件有一驱动组件与一储存电容，上述方法包括施加一放电信号于一晶体管，通过上述晶体管使上述储存电容放电；加载一数据信号于上述储存电容的一第一端；加载上述驱动组件的一栅极电压于上述储存电容的一第二端；加载一参考信号于上述储存电容的第一端；以及耦合所加载的上述数据信号、上述栅极电压与上述参考信号至上述驱动组件，以提供一与阈值电压无关的驱动电流给上述显示组件。
6.如权利要求5所述的驱动显示组件的方法，其中上述栅极电压包括一固定电压源电压和一阈值电压。
7.如权利要求5所述的驱动显示组件的方法，其中上述加载步骤起始于一放电信号施加于一开关组件，以使上述参考信号得以施加于上述储存电容的两端。
8.如权利要求7所述的驱动显示组件的方法，其中上述储存电容的放电步骤是通过导通上述晶体管，使上述储存电容两端等电平。
9.如权利要求5所述的驱动显示组件的方法，将加载的上述数据信号、上述栅极电压与上述参考信号耦合至上述驱动组件的步骤起始于以上述参考信号施加于上述储存电容之后。
10.如权利要求6所述的驱动显示组件的方法，其中，上述驱动组件有一栅极连接至上述储存电容的第二端，并有一源极连接至上述固定电压源。
11.一种影像显示系统，包括一种像素驱动电路，包括一储存电容，具有一第一节点与一第二节点；一晶体管，具有接收一放电信号的一栅极，并耦接于上述第一节点和上述第二节点之间，其中上述放电信号在一第一放电时段和一第二放电时段使上述晶体管导通以使得上述储存电容放电；一转移电路，耦接至上述储存电容的第一节点，上述转移电路将一数据信号和一参考信号的一者传送至上述储存电容的第一节点；一驱动组件，具有耦接至一第一电平的一第一端点、耦接至上述第二节点的一第二端点以及具有输出一驱动电流的一第三端点；以及一开关电路，耦接至上述驱动组件、一第一显示组件和一第二显示组件，并在一第一数据加载时段和一第二数据加载时段使上述驱动组件成二极管耦接，并使得上述驱动电流分别在一第一发光时段和一第二发光时段内输出至上述第一显示组件和上述第二显示组件。
12.如权利要求11所述的影像显示系统，其中上述第一显示组件和上述第二显示组件共享上述驱动组件、上述转移电路、上述储存电容和上述晶体管。
13.如权利要求12所述的影像显示系统，其中上述第一显示组件于上述第一发光时段发光以及上述第二显示组件在上述第二发光时段发光。
14.如权利要求11所述的影像显示系统，其中上述驱动组件的上述第二端点和上述第三端点在上述第一数据加载时段和上述第二数据加载时段连接在一起使上述驱动组件成为上述二极管耦接。
15.如权利要求11所述的影像显示系统，其中上述驱动电流在上述第一发光时段和上述第二发光时段正比于上述数据信号和上述参考信号的差的平方。
16.如权利要求11所述的影像显示系统，其中上述转移电路包括一第一晶体管，接收一第一扫描信号和上述数据信号，并耦接至上述第一节点；以及一第二晶体管，接收上述第一扫描信号和上述参考信号，并耦接至上述第一节点。
17.如权利要求16所述的影像显示系统，其中上述第一晶体管具有接收上述第一扫描信号的一栅极、接收上述数据信号的一漏极和耦接上述第一节点的一源极，上述第二晶体管具有接收上述第一扫描信号的一栅极、接收上述参考信号的一漏极和耦接上述第一节点的一源极。
18.如权利要求11所述的影像显示系统，其中上述开关电路包括一第三晶体管，接收一第一发光信号，并耦接于上述第一显示组件和上述驱动组件之间；一第四晶体管，接收一第一扫描信号，并耦接于上述第二节点和上述驱动组件之间；以及一第五晶体管，接收一第二发光信号，并耦接于上述第二显示组件和上述驱动组件之间。
19.如权利要求18所述的影像显示系统，其中上述第三晶体管具有接收上述第一发光信号的一栅极、耦接上述第一显示组件的漏极和耦接上述驱动组件的源极，上述第五晶体管具有接收上述第二发光信号的一栅极、耦接上述第二显示组件的漏极和耦接上述驱动组件的源极。
20.如权利要求18所述的影像显示系统，其中上述第四晶体管具有耦接上述第一扫描信号的栅极、耦接上述第二节点的漏极和耦接上述驱动组件的源极。
全文摘要
一种像素驱动电路包括储存电容、晶体管、转移电路、驱动组件和开关电路。储存电容具有第一和第二节点。晶体管具有接收放电信号的栅极并耦接于第一和第二节点之间，放电信号在第一放电时段和第二放电时段使晶体管导通使储存电容放电。转移电路耦接第一节点并将数据信号或参考信号传送至第一节点。开关电路耦接驱动组件、第一显示组件和第二显示组件并可在第一数据加载时段和第二数据加载时段使驱动组件成二极管耦接，开关电路也可使驱动电流在第一发光时段和第二发光时段分别输出至第一显示组件和第二显示组件。
文档编号G09G3/30GK101075410SQ200710107528
公开日2007年11月21日 申请日期2007年5月18日 优先权日2006年5月19日
发明者詹川逸, 刘炳麟, 彭杜仁 申请人:统宝光电股份有限公司